秘籍!嵌入式系統(tǒng)電源設(shè)計決巧，搞定電壓轉(zhuǎn)換!

　　高效能的嵌入式系統(tǒng)電源電路設(shè)計一般比較復(fù)雜，設(shè)計人員在設(shè)計獨特的多重電壓級時需滿足精準(zhǔn)的電壓、電流、紋波、噪聲濾波、同步化、軟啟動和電源分隔等要求。本文根據(jù)硬件設(shè)計大俠在一些嵌入式系統(tǒng)電源電路設(shè)計技巧，整理出嵌入式系統(tǒng)電源設(shè)計秘籍，9大電壓轉(zhuǎn)換訣竅!奉獻給EEPW網(wǎng)友們，在嵌入式電源電路的設(shè)計中好好把握，也讓大家節(jié)省設(shè)計所需的寶貴時間。

　　1.高瞻遠矚，需細思量：FPGA系統(tǒng)，DSP系統(tǒng)，包括現(xiàn)在風(fēng)頭正勁的ARM為主的32位微處理器嵌入式系統(tǒng)都是多電源低電壓供電。此外，對于采用電池供電的便攜式嵌入式系統(tǒng)的電源來說，還要有電源管理的考慮。

　　嵌入式系統(tǒng)電源設(shè)計的好壞直接決定了系統(tǒng)設(shè)計的成敗。出現(xiàn)電源設(shè)計問題的原因一方面是由于設(shè)計者硬件設(shè)計經(jīng)驗不足;另一方面是集成穩(wěn)壓芯片品種繁多、手冊說明不規(guī)范，特別是有些廠商LDO, 以及DC-DC轉(zhuǎn)換器的說明使用，讓人似懂非懂。

　　2.知己知彼，掌握秘籍：

　　嵌入式系統(tǒng)電源一般有這么幾種類型的電源引腳：用于向內(nèi)核供電，一般為3.3V，1.8 V;分別給PLL、振蕩器、復(fù)位電路，包括ADC部分供電，一般為3.3V，2.5V，2.0V，1.8 V，1.5V，1.2V等;分別用于給外設(shè)I/O口線、USB收發(fā)器以及外部總線接口I/O口線供電，一般為3.3 V，2.5V,1.8V等。系統(tǒng)的鍵盤、顯示電路的供電電壓需要+5 V電源。通過對整個控制系統(tǒng)的控制要求和性能進行分析，一般系統(tǒng)的負載電流大約為3 A以上，一般的系統(tǒng)需要使用至少3組以上的電源供電。

　　隨著尺寸的減小，晶體管擊穿電壓變得更低，最終，當(dāng)擊穿電壓低于電源電壓時，就要求減小電源電壓。因此，隨著速度的提高和復(fù)雜程度的上升，對于高密度器件而言，不可避免的后果就是電源電壓將從 5V 降至 3.3V，甚至1.8V，1.2V等。

　　因此，作為系統(tǒng)電源設(shè)計人員，面臨著連接 5V 和 3.3V ，1.8V等電壓轉(zhuǎn)換的的任務(wù)。這個任務(wù)不僅包括邏輯電平轉(zhuǎn)換，同時還包括為3.3V 系統(tǒng)供電、轉(zhuǎn)換模擬信號使之跨越 1.2V/1.8V/3.3V/5V 的障礙。

　　秘籍：看懂下面的圖1，神馬多嵌入式電源電壓轉(zhuǎn)換就是浮云!

　　圖1：不同電壓電平轉(zhuǎn)換的閥值

　　圖1顯示了不同電源電壓和器件技術(shù)的閾值電平。為了成功連接兩個器件，必須符合以下要求：

　?、? 驅(qū)動器的VOH 必須高于接收器的VIH。

　?、? 驅(qū)動器的VOL 必須低于接收器的VIL。

　?、? 驅(qū)動器的輸出電壓不得超過接收器的I/O 電壓容差。

　　3.九大訣竅，分而治之：

　?、?V 至 3.3V 轉(zhuǎn)換完全可以用LDO穩(wěn)壓器解決

　　如果電路負載電流不大對效率無要求的設(shè)計，可以使用簡單穩(wěn)定的線性穩(wěn)壓器。如果電流需求較高的話，可能就需要開關(guān)穩(wěn)壓器解決方案。對成本敏感的應(yīng)用，也可能需要簡單的分立式二極管穩(wěn)壓器。

　　圖2：幾種電源性能比較

　　標(biāo)準(zhǔn)三端線性穩(wěn)壓器的壓差通常是 2.0-3.0V。要把 5V 可靠地轉(zhuǎn)換為 3.3V，壓差為幾百個毫伏的低壓降 (Low Dropout， LDO)穩(wěn)壓器，是此類應(yīng)用的理想選擇。LDO 內(nèi)部由四個主要部分組成：1. 導(dǎo)通晶體管2. 帶隙參考源3. 運算放大器4. 反饋電阻分壓器。

　　訣竅：在選擇 LDO 時，重要的是要知道如何區(qū)分各種LDO。器件的靜態(tài)電流、封裝大小和型號是重要的器件參數(shù)。根據(jù)具體應(yīng)用來確定各種參數(shù)，將會得到最優(yōu)的設(shè)計。如下圖采用LM1117-3.3V(AMS1117)供電

　　圖3：低壓差LDO的5V到3.3V的典型運用