新聞中心

EEPW首頁 > 網(wǎng)絡(luò)與存儲 > 業(yè)界動態(tài) > 新緩存設(shè)計減少芯片15%的處理時間

新緩存設(shè)計減少芯片15%的處理時間

作者: 時間:2014-03-20 來源:solidot 收藏

  晶體管越來越小,芯片也越來越快,但無論芯片有多快,將數(shù)據(jù)從一邊移動到另一邊仍然需要時間。到目前為止,師是通過放置充當(dāng)緩存的本地存儲器解決 這個問題。緩存被用于儲存最頻繁訪問的數(shù)據(jù),便于訪問。但讓一個緩存服務(wù)于一個或一個核心的時代已經(jīng)過去,緩存的管理變成了一大挑戰(zhàn),而核心 之間需要共享數(shù)據(jù),連接核心的通信網(wǎng)絡(luò)的物理布局也必須考慮在內(nèi)。

本文引用地址:http://m.butianyuan.cn/article/235096.htm

  現(xiàn)在,MIT和康涅狄克大學(xué)的研究人員為多核了一套新的緩存管理規(guī)則,能顯著改進(jìn)芯片性能,降低能耗。論文《The Locality-Aware Adaptive Cache Coherence Protocol(PDF)》發(fā)表在IEEE International Symposium on Computer Architecture會議上,新緩存設(shè)計減少芯片15%的執(zhí)行時間,節(jié)省25%的能耗。

晶體管相關(guān)文章:晶體管工作原理


晶體管相關(guān)文章:晶體管原理


關(guān)鍵詞: 芯片設(shè)計 處理器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉