基于FPGA+DSP的跳頻電臺(tái)傳輸系統(tǒng)

跳頻技術(shù)是一種具有高抗干擾性、高抗截獲能力的擴(kuò)頻技術(shù)。接收系統(tǒng)是跳頻通信系統(tǒng)中非常重要的部分，自適應(yīng)跳頻技術(shù)、高速跳頻技術(shù)、信道編碼技術(shù)、高效調(diào)制解調(diào)技術(shù)成為近年來跳頻技術(shù)發(fā)展的新動(dòng)態(tài)，基于FPGA的跳頻通信接收系統(tǒng)研究有很高的應(yīng)用價(jià)值。

跳頻電臺(tái)就是采用了頻率跳變來擴(kuò)展頻譜，提高抗干擾能力，在軍事通信中得到了廣泛的應(yīng)用。基于FPGA+DSP的跳頻電臺(tái)傳輸系統(tǒng)的設(shè)計(jì)方案具有很好的可移植性。無線通信調(diào)制解調(diào)紛繁復(fù)雜，數(shù)碼率及誤碼率要求也不盡相同，該傳輸系統(tǒng)還需要能夠自適應(yīng)地檢測(cè)跳頻電臺(tái)的時(shí)鐘信息及同步碼，并進(jìn)行相應(yīng)的處理，以滿足業(yè)務(wù)速率的接收解調(diào)。

本文系統(tǒng)中采用Xilinx公司的VIRTEX5 XC5VSX50T668 FPGA，該芯片具有先進(jìn)的高性能邏輯架構(gòu),包含多種硬IP系統(tǒng)級(jí)模塊，并且還支持以太網(wǎng)與PCI Exprees端點(diǎn)模塊。其中RocketIO GTP收發(fā)器的設(shè)計(jì)運(yùn)行速度為100 Mb/s～3.75 Gb/s，RocketIO GTX收發(fā)器的設(shè)計(jì)運(yùn)行速度為150 Mb/s～6.5 Gb/s。

1 系統(tǒng)總體架構(gòu)

該系統(tǒng)采取半雙工形式進(jìn)行工作，通過 PTT進(jìn)行收/發(fā)切換。高速跳頻通信系統(tǒng)可具體化為發(fā)送狀態(tài)模型和接收狀態(tài)模型。本系統(tǒng)的硬件設(shè)備分為兩個(gè)實(shí)體，一個(gè)負(fù)責(zé)發(fā)送數(shù)據(jù)，一個(gè)負(fù)責(zé)接收數(shù)據(jù)，主要的軟件工作在基帶板和中頻板卡上。系統(tǒng)總體框架圖如圖1所示。

基帶板芯片主要包括FPGA和DSP，處理器間使用RapidIO接口交換數(shù)據(jù)，中頻板主要由FPGA和AD/DA轉(zhuǎn)換芯片組成，基帶板和中頻板通過高速SERDES傳輸信號(hào)數(shù)據(jù)，基帶信號(hào)經(jīng)過信道編碼、交織、軟擴(kuò)頻，然后添加同步頭，組成特定的幀格式后，寫入FPGA 的發(fā)送消息存儲(chǔ)區(qū)，其結(jié)構(gòu)圖如圖2所示。

從圖2可以看出，在發(fā)送端，數(shù)據(jù)終端或語(yǔ)音終端將數(shù)字信息送入基帶信號(hào)處理器（高速通用FPGA+DSP），然后DSP 對(duì)這些數(shù)字信息進(jìn)行基帶處理，得到數(shù)字化的基帶信號(hào)并送入FPGA 進(jìn)行數(shù)字中頻處理（頻譜上搬移過程），用數(shù)字化的方法將信號(hào)搬移中頻上，數(shù)字化的中頻信號(hào)再經(jīng)過寬帶D/A轉(zhuǎn)換器轉(zhuǎn)化為模擬信號(hào)，最后經(jīng)由射頻電路將載有信息的電磁波送入自由空間。

當(dāng)接收信號(hào)到達(dá)接收端后，經(jīng)過前端電路的模擬中頻信號(hào)將通過寬帶A/D 轉(zhuǎn)換器轉(zhuǎn)化為數(shù)字信號(hào)，并送入FPGA 經(jīng)行中頻處理（頻譜下搬移過程），F(xiàn)PGA在把解調(diào)以后的數(shù)字基帶信號(hào)送入DSP，DSP 在完成接收基帶處理以后，將把信息序列送入遠(yuǎn)端的語(yǔ)音終端或數(shù)據(jù)終端，這樣就完成了一次完整的通信過程。