新聞中心

EEPW首頁 > 測試測量 > 設計應用 > FPGA電路設計: 如何應對電源相關問題的挑戰(zhàn)

FPGA電路設計: 如何應對電源相關問題的挑戰(zhàn)

作者: 時間:2010-06-17 來源:網絡 收藏

  首先按照 圖2 所示,為電路設置上電時序,VINTF 最早打開輸出,VCCINT 在VCCO 之前1毫秒打開供電:

N6705A上電序列設置屏


  圖2 N6705A上電序列設置屏

  在此供電情況下,可以看到內核消耗的電流 ICCINT 在上電過程中產生一個明顯的脈沖尖峰,如圖3 所示:


  圖3 內核VCCINT在上電過程中所消耗的電流波形ICCINT

  按圖4 所示重新改變上電時序,使VCCINT上電輸出滯后于VCCAUX 1毫秒,此時可以看到ICCINT 電流波形中脈沖尖峰已經消失。


  圖4 調整上電時序后,ICCINT 的電流波形



關鍵詞: FPGA 電路設計 電源

評論


相關推薦

技術專區(qū)

關閉