新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 業(yè)界動(dòng)態(tài) > Intel 10nm工藝將使用量子井場(chǎng)效電晶體及新型半導(dǎo)體材料

Intel 10nm工藝將使用量子井場(chǎng)效電晶體及新型半導(dǎo)體材料

作者: 時(shí)間:2015-04-27 來源: yahoo 收藏
編者按:  半導(dǎo)體的制造工藝已經(jīng)是14nm,10nm工藝延后,半導(dǎo)體業(yè)界黃金法則摩爾定律已受質(zhì)疑,不過Intel祭出法寶:量子井場(chǎng)效電晶體、銦鎵砷及應(yīng)變鍺兩種新型半導(dǎo)體材料將會(huì)使摩爾定律持續(xù)下去。

  前幾天慶祝了半導(dǎo)體業(yè)界黃金法則——摩爾定律,通過更先進(jìn)的工藝不斷提升密度是取勝的關(guān)鍵,他們也以此維護(hù)了摩爾定律的準(zhǔn)確。如今的制造工藝已經(jīng)是14nm,下一步就是10nm工藝,面臨的挑戰(zhàn)還會(huì)更多,Intel實(shí)際上也延期了10nm工藝進(jìn)程,但I(xiàn)ntel手中的外星科技可不少,分析認(rèn)為Intel將在10nm工藝啟用量子井場(chǎng)效(Quantum Well FET,簡(jiǎn)稱QWFET),還會(huì)使用銦鎵砷及應(yīng)變鍺兩種新型半導(dǎo)體材料。

本文引用地址:http://m.butianyuan.cn/article/273219.htm



  如今的集成電路基本上都是基于矽基材料,的性能、運(yùn)行電壓及電流都與電晶體的結(jié)構(gòu)有關(guān),因此整體功耗密度相同的情況下,電晶體的功耗與電壓的成正比——當(dāng)然,電晶體密度是在不斷提升到的(這是摩爾定律的內(nèi)容)。這個(gè)規(guī)律是1975年IBM公司的研究人員Robert Dennard總結(jié)的,因此這個(gè)定律也以他的名字命名——這就是Dennard scaling定律的來源。



  這些其實(shí)是本文內(nèi)容的前奏,這個(gè)定律在公園2000年前都是適用的,但2005年David Wang在IEDM會(huì)議上提出,電晶體的性能不能再通過幾何結(jié)構(gòu)而提升,功耗問題越來越嚴(yán)重,而功耗來源于兩個(gè)方面——滲漏電流帶來的靜態(tài)功耗以及電晶體開關(guān)帶來的動(dòng)態(tài)功耗(注:動(dòng)態(tài)功耗有個(gè)公式Switching power = C*V2*F)。

  現(xiàn)在的情況就是電晶體越小,滲漏電流越來越嚴(yán)重,解決功耗問題的重點(diǎn)就轉(zhuǎn)移到滲漏電流這方面來了,Intel曾經(jīng)在90nm工藝使用應(yīng)變矽工藝,45nm節(jié)點(diǎn)使用HKMG(高K金屬閘極)工藝,22nm工藝使用FinFET電晶體工藝,這都有助于降低滲漏電流,進(jìn)而降低功耗。



  分析師 David Kanter認(rèn)為Intel有很大可能會(huì)在10nm工藝使用QWFEN量子井場(chǎng)效電晶體工藝,同時(shí)還會(huì)使用新型的半導(dǎo)體材料,N型使用銦鎵砷(In0.53Ga0.47As),P型使用應(yīng)變鍺(strained germanium)

  按照他的分析,Intel最早會(huì)在2016年的10nm工藝上使用這些外星科技,將電晶體運(yùn)行電壓從0.7V降低到0.5V,而三星、TSMC、Globalfoundries等公司要等到7nm工藝才有可能使用這些新技術(shù),依然要比Intel落后一代。



關(guān)鍵詞: Intel 電晶體

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉