單斷PECL與差分PECL的互連

正射極耦合邏輯(PECL)是成幀器高速I/O的標(biāo)準(zhǔn)邏輯電平，這種輸出方式耗電較大，為降低功耗需采用一些間接的解決方案。Maxim推出的MAX3881、MAX3891復(fù)用/解復(fù)用器的并行通道采用單端PECL I/O，可有效解決上述問題，但在單端與差分接口之間連接時(shí)需注意未使用的I/O端必須適當(dāng)連接。

MAX3891具有單端PECL輸入，與差分PECL輸出的成幀器連接時(shí)，成幀器不用的輸出必須加終端匹配，在不用的反相輸出端接匹配電阻使差分輸出負(fù)載趨于平衡，減小輸出偏差。MAX3881內(nèi)部帶有與圖2相同的自適應(yīng)放大器，通過確定PECL擺幅的共模電壓設(shè)置單端數(shù)據(jù)輸入的0/1判決門限。

圖1提供了一種通用的接口連接，選擇適當(dāng)?shù)纳侠?、下拉電阻確保戴維南等效電源的內(nèi)阻為50Ω、電壓為（Vcc - 2V）?？蓞⒖枷率皆O(shè)置上拉、下拉電阻：

上拉電阻 = 50 x Vcc / (Vcc - 2V);下拉電阻 = 25 x Vcc

Vcc = 3.3V時(shí)，上拉電阻= 127Ω，下拉電阻= 82.5Ω。建議選用精度為1%的電阻，以減小數(shù)據(jù)線之間的非平衡度。未選用的數(shù)據(jù)輸出端(反相端)匹配電阻應(yīng)使該端輸出約14mA的直流。PECL共模電壓的典型值為Vcc - 1.3V，為輸出14mA電流，匹配電阻應(yīng)為：(Vcc-1.3V）/14mA，Vcc = 3.3V時(shí)，終端電阻為143Ω。

當(dāng)單端PECL輸出的MAX3881與差分PECL輸入的成幀器芯片連接時(shí)，未使用的成幀器芯片輸入端必須驅(qū)動(dòng)在MAX3881 PECL輸出擺幅的共模電壓。當(dāng)IN+ > IN-時(shí),成幀器判定為邏輯“1”；IN+ < IN-時(shí),判定為邏輯“0”。如果不用的輸入端IN-未被設(shè)置在適當(dāng)?shù)碾娖?，將?dǎo)致較大的誤碼率。MAX3881具有差分PCLKO輸出，采用圖2電路確定PECL擺幅的共模電壓并驅(qū)動(dòng)成幀器未使用的輸入端。圖2電路提供的方案可跟蹤任何由于溫度、電源電壓的變化所導(dǎo)致的PCLKO共模電壓的偏移。同樣，選擇上拉、下拉電阻使戴維南等效電源的內(nèi)阻為50Ω、電壓為(Vcc - 2V）。Vcc = 3.3V時(shí)，上拉電阻為127Ω，下拉電阻為82.5Ω。

另一解決方案是用電阻分壓網(wǎng)絡(luò)提供直流參考電壓，如圖3。該電路無法跟蹤PECL共模電壓的偏移，距理想?yún)?shù)有一定偏差。圖中濾波電容可減小因串?dāng)_或耦合引入的噪聲，該方案會(huì)在恢復(fù)信號(hào)中產(chǎn)生PWD(脈寬失真），使輸入級(jí)的最小建立時(shí)間和保持時(shí)間增大。

當(dāng)MAX3881與差分輸入成幀器連接時(shí)，由于這些輸入端直接影響輸入級(jí)的0/1判決門限(圖4），如果未使用的輸入端沒有設(shè)置在適當(dāng)?shù)闹绷麟娖剑瑢⑹馆斎霐?shù)據(jù)產(chǎn)生脈寬失真。

為避免建立時(shí)間和保持時(shí)間的影響，需計(jì)算輸入信號(hào)的PWD以便對(duì)建立時(shí)間和保持時(shí)間作相應(yīng)的調(diào)節(jié)。假設(shè)在最差情況下，MAX3881的PECL輸出上升時(shí)間與下降時(shí)間為1ns（20～80%），輸出擺幅最小值為530mVp-p，則：

設(shè)共模電壓偏離(Vcc - 1.3V）的最大值為±150mV，則信號(hào)的最大PWD為：

由上式可知：為避免建立時(shí)間和保持時(shí)間的影響，應(yīng)使建立時(shí)間和保持時(shí)間延長377ps。

值得注意的是以上計(jì)算基于最差的條件，特別是數(shù)據(jù)通過眼圖中心的斜率以20～80%的電壓擺幅除以20～80%的上升時(shí)間或下降時(shí)間進(jìn)行估算，而通?？拷鼣?shù)據(jù)中心處的斜率要遠(yuǎn)遠(yuǎn)高于頂部或底部的斜率，這將使電壓偏差產(chǎn)生的PWD大大減小。■