新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > IC設(shè)計困難重重 EDA廠商鼎力相助

IC設(shè)計困難重重 EDA廠商鼎力相助

——
作者:■ 張健 期彤 時間:2005-06-01 來源:eaw 收藏

產(chǎn)業(yè)發(fā)展迅速,但同時也遇到了越來越多的挑戰(zhàn)。特別是產(chǎn)品上市時間的壓力,迫使工程師必須考慮選擇更高效的工具,以從煩瑣的工作當(dāng)中解脫出來,并盡量使產(chǎn)品實現(xiàn)一次性成功。對此,在綜合、優(yōu)化、驗證、仿真和布局布線等方面各具優(yōu)勢的廠商紛紛推出新技術(shù)和產(chǎn)品,以幫助設(shè)計工程師解決難題。

本文引用地址:http://m.butianyuan.cn/article/6402.htm

構(gòu)建完整的綜合系統(tǒng)
作為近兩年發(fā)展迅速的公司,Magma憑借其設(shè)計工具整合的環(huán)境、創(chuàng)新的架構(gòu)和方法優(yōu)勢,越來越受到廠商的歡迎。傳統(tǒng)的EDA工具流程前端和后端的迭代次數(shù)難以預(yù)測,這樣就延長了設(shè)計周期。Magma的Blast Create則可實現(xiàn)完整的原型建立,從而更早地預(yù)見芯片性能,縮短設(shè)計周期。據(jù)Magma工程師介紹,Blast Create是Magma從RTL到GDSⅡ解決方案的關(guān)鍵部分,它使得設(shè)計師能對RTL級代碼進(jìn)行綜合、觀察、評估,改善其代碼質(zhì)量、設(shè)計約束和設(shè)計可測性,并且通過SVP技術(shù)建立精確的設(shè)計原型進(jìn)行布局規(guī)劃,可很好地完成前端設(shè)計和后端設(shè)計的連接。
公司一直大力倡導(dǎo)IC產(chǎn)業(yè)鏈上各公司間的開放式合作,以共同解決在產(chǎn)品設(shè)計和制造過程中遇到的軟/硬件協(xié)同開發(fā)、多重數(shù)據(jù)庫的巨大成本、IP質(zhì)量、信號完整性以及低功耗等難題。在前不久舉辦的第三屆亞太技術(shù)巡展(ACTS 2004)上,全面介紹了為解決以上問題所推出的最新方案。其中,為實現(xiàn)及時、硅精確的全定制設(shè)計,Cadence提供了Virtuoso定制設(shè)計平臺,它是一個面向快速和硅精確設(shè)計的綜合系統(tǒng)。它包括多模式模擬、加速的版圖設(shè)計、高級硅分析以及一個全芯片集成環(huán)境,把自頂向下設(shè)計的速度與自底向上設(shè)計的硅精確性完美地結(jié)合在一起,可運(yùn)用于模擬、射頻、混合信號及全定制數(shù)字設(shè)計等領(lǐng)域。

驗證——芯片研發(fā)的關(guān)鍵
在提升芯片設(shè)計能力的同時,對芯片功能驗證的要求也相應(yīng)提高。據(jù)統(tǒng)計,在芯片項目研發(fā)中,60%~70%的時間花在功能驗證上。所以獲取全新、高效的驗證方法和建立完善的驗證環(huán)境已變得越來越重要。在此方面,Verisity公司提出了完整的驗證解決方案——VPA(驗證過程自動化)。此方案可以使設(shè)計者的設(shè)計驗證從模塊級、芯片級到系統(tǒng)級的過程完全自動化。包括驗證計劃的制定、系統(tǒng)模型的TLM開發(fā)、RTL模塊級和系統(tǒng)級的驗證以及整個驗證過程的管理。
在進(jìn)行模塊級驗證時,以往都是采用手動方式進(jìn)行,而手動驗證只適用于簡單、小規(guī)模的設(shè)計,而且只能檢測到事先假想情況下的缺陷,而一旦設(shè)計規(guī)模較大,很多缺陷往往無法被發(fā)現(xiàn),使得驗證效率降低。如果采用自動驗證方式,情況就不同了,它可以很好地解決復(fù)雜設(shè)計當(dāng)中由于狀態(tài)空間過大而引起的缺陷檢測丟失問題。Verisity提出的CDV(Coverage-Driven Verification)思想即是這樣一種模塊級驗證方法。CDV可縮短驗證時間,由工具自動完成驗證點和向量的確定工作,從而使驗證人員從繁雜的任務(wù)當(dāng)中解脫出來,明顯提高了驗證效率。
模塊級驗證完成之后要進(jìn)行芯片級和系統(tǒng)級驗證。這是一個相當(dāng)復(fù)雜的過程,所以實現(xiàn)軟硬件協(xié)同處理非常必要,而且要盡可能重用模塊級驗證已使用過的驗證環(huán)境。據(jù)Verisity工程師介紹,通過eVC(e Verification Component)和eRM(e Reuse Methodology)即可搭建有效的可重用驗證環(huán)境。作為驗證環(huán)境中的IP,eVC不僅可以重復(fù)使用,而且是可配置的,具有即插即用功能。Verisity目前可提供PCI-Express、AXI、AHB和USB等接口eVC,以及UART和CPU等I/O模塊eVC。eRM方法學(xué)則可確保eVC具有互操作性、可擴(kuò)展性和可重用性。目前,包括華為和中興在內(nèi)的多家國內(nèi)外廠商都已采用了Verisity的驗證方案,取得了良好的效果。
一個系統(tǒng)可能涉及電子、電力電子、機(jī)械、液壓和控制等各種不同的技術(shù)領(lǐng)域。如何認(rèn)識各領(lǐng)域之間的相互作用,在設(shè)計初期就盡早發(fā)現(xiàn)問題,并得到一個符合生產(chǎn)實際、符合質(zhì)量管理的設(shè)計就成為系統(tǒng)設(shè)計人員面臨的最大難題。Synopsys的Saber軟件則可解決上述問題。功能強(qiáng)大的原理圖輸入、仿真分析、波形顯示分析、模型庫、建模語言、建模功能再加上先進(jìn)的布局布線設(shè)計使Saber可應(yīng)用于各種設(shè)計中。Saber的架構(gòu)和獨特的模型交換能力提供了功能強(qiáng)大、穩(wěn)健的仿真工具,能夠處理所有的仿真需求。無論在進(jìn)行混合信號、混合技術(shù)、自上而下或自下而上的設(shè)計還是驗證方面,Saber都是比較理想的選擇。
在SoC的設(shè)計中,不僅有硬件邏輯本身的驗證要求,還包括系統(tǒng)接口和應(yīng)用軟件的驗證。目前,使用FPGA搭建的原型系統(tǒng)(Prototyping System)是一種比較理想的解決辦法。原型系統(tǒng)中大量使用的是FPGA,Synplicity公司在FPGA設(shè)計領(lǐng)域擁有一定優(yōu)勢。Certify是Synplicity專門用于進(jìn)行ASIC的FPGA驗證的開發(fā)工具。由于把BEST綜合算法及原型驗證的先進(jìn)性,如快速分割技術(shù)和最終的FPGA結(jié)構(gòu)結(jié)合起來,Certify可以確保得到最佳的RTL原型驗證的性能。這也是業(yè)界少有的一個能夠同時做多個FPGA之間時延分析和綜合的ASIC原型驗證工具。和傳統(tǒng)的ASIC開發(fā)流程相比,使用Certify可以使驗證更容易,縮短驗證的時間,提高驗證的性能,使產(chǎn)品更快的推向市場(見圖1)。
為了將系統(tǒng)驗證工作的時間和成本降低,Synplicity提出了原型驗證軟件+原型驗證板這樣一種特別的組合來發(fā)揮原型系統(tǒng)的最大作用。原型系統(tǒng)板廠商HARDI Electronics的高性能HAPS原型板可與Synplicity的Certify原型驗證工具協(xié)同工作,更好地完成系統(tǒng)驗證工作。

結(jié)構(gòu)化ASIC前途看好
據(jù)預(yù)測,采用深亞微米工藝加工的新一代IC產(chǎn)品的工程費用將上漲60%,制造成本上漲40%,而NRE/掩膜成本上漲幅度將達(dá)到100%。傳統(tǒng)的ASIC和FPGA在成本或性能方面各具優(yōu)勢,但面對更高性能及低成本要求的新一代芯片來說,這兩種方案還是難以完全滿足要求,由此,結(jié)構(gòu)化(Structured)ASIC應(yīng)運(yùn)而生。結(jié)構(gòu)化ASIC在縮短產(chǎn)品上市時間和降低成本方面都要優(yōu)于傳統(tǒng)的ASIC和FPGA,它像存儲器和微控制器一樣,融入了硬核編碼功能,采用了定制化的金屬層子集,通過其靈活性和較低的NRE,結(jié)構(gòu)化ASIC可以為標(biāo)準(zhǔn)單元的ASIC提供更多的特征性能。
Magma的Blast SA即是一個完整的由RTL到結(jié)構(gòu)化ASIC流程的解決方案。其中,由RTL到Placed由Blast Create SA實現(xiàn),而從映射排列表到GDS則由Blast Fusion SA提供。據(jù)Magma工程師介紹,Blast SA具有統(tǒng)一的執(zhí)行流和標(biāo)準(zhǔn)AS流,它可實現(xiàn)類FPGA的映射和經(jīng)檢驗的ASIC的布局和布線。同時,Blast SA還提供了到標(biāo)準(zhǔn)單元的簡單可行的移植路徑和更好的QoR(Quality of Results)。
目前,有多家廠商正在開展結(jié)構(gòu)化ASIC的研發(fā)工作,如Virage Logic、FARADAY、eASIC和FLEXTRONICS等,Magma已開始與這些公司合作,為它們提供結(jié)構(gòu)化ASIC的設(shè)計工具。FARADAY副總裁Hsin Wang談到:“我們非常高興將Magma的設(shè)計工具融入FARADAY的MPCA設(shè)計方案當(dāng)中,它使我們產(chǎn)品的性能和運(yùn)行時間得到了極大的改善?!薄?br/>



關(guān)鍵詞: Cadence EDA IC設(shè)計

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉