利用多項(xiàng)目晶圓服務(wù)降低芯片開發(fā)費(fèi)用與風(fēng)險(xiǎn)

引言

一部分集成電路的NRE(一次性工程費(fèi)用)被控制的越來(lái)越緊，但是另一部分卻并非如此，典型的掩模組的價(jià)格急劇上升。并且預(yù)測(cè)表明看不到未來(lái)這一勢(shì)頭會(huì)放緩的任何希望。在設(shè)計(jì)130納米節(jié)點(diǎn)時(shí)，一套掩膜組的費(fèi)用在50萬(wàn)至60萬(wàn)美元之間，90納米時(shí)，上升到了100萬(wàn)，65納米時(shí)達(dá)到了150萬(wàn)美元，展望一下并不久遠(yuǎn)的未來(lái)，據(jù)光罩供應(yīng)商Photronics公司預(yù)測(cè)在32納米節(jié)點(diǎn)時(shí)一套掩膜組的費(fèi)用將達(dá)到300萬(wàn)美元[1]。

這里所描述的財(cái)務(wù)上的挑戰(zhàn)被這樣一個(gè)事實(shí)加劇了，即任何一個(gè)項(xiàng)目的最初預(yù)算需要考慮至少重新流片一次(one respin),因?yàn)楦鶕?jù)Collett International Research最新的數(shù)據(jù)顯示，設(shè)計(jì)環(huán)節(jié)的費(fèi)用所占比重超過(guò)了60%[2]。

乍一看，可能把很多提議在拿到會(huì)議桌上討論之前就否決掉的正是這些需要大把花錢的決定性的數(shù)字。但是，這一情景只適用于你基于單個(gè)項(xiàng)目計(jì)算費(fèi)用的情況。有一種可供選擇的原型技術(shù)能夠降低掩膜成本的膨脹——即使對(duì)于那些需要采用新興技術(shù)的項(xiàng)目也是適用的。并且還有助于控制在流片后(post-silicon)發(fā)現(xiàn)缺陷時(shí)需要重新設(shè)計(jì)時(shí)的工作量。

多項(xiàng)目晶圓(MPW)技術(shù)再次使創(chuàng)新變得可行。很多公司提供這項(xiàng)服務(wù)，并且至少有一家公司已經(jīng)為全球商業(yè)公司、政府部門以及研究和教育機(jī)構(gòu)提供了超過(guò)50,000項(xiàng)設(shè)計(jì)項(xiàng)目的服務(wù)。這代表著在過(guò)去四分之一世紀(jì)的時(shí)間里持續(xù)的把最新創(chuàng)意帶到市場(chǎng)上，而很多創(chuàng)意，如果不是借助MPW，可能永遠(yuǎn)沒(méi)有機(jī)會(huì)重見天日。

MPW概要

MPW(Multi-Project Wafer)是一個(gè)不常見的用三個(gè)字母表示它所代表意思的的首字母縮寫詞。服務(wù)提供商先向主要的foundries廠預(yù)定規(guī)則晶圓，然后，在每一筆生意中，他們把大量的采用同一工藝的設(shè)計(jì)項(xiàng)目組合拼接在一起，終端用戶只須按照它的設(shè)計(jì)在晶圓上所占的面積支付費(fèi)用(一個(gè)錯(cuò)誤的認(rèn)識(shí)是費(fèi)用是平攤給每一個(gè)MPW用戶的——事實(shí)并非如此)。既然每個(gè)MPW客戶需要的芯片數(shù)量可能從40到幾千個(gè)不等，那么把掩膜成本降至單獨(dú)進(jìn)行每個(gè)項(xiàng)目時(shí)成本的幾分之一的可能性是不證自明的。然而，MPW帶來(lái)的好處還不止這些。

*由于MPW公司已經(jīng)預(yù)定了晶圓，因此他們通常能夠更快的把硅片交到你的手里，這要比你自己到foundry廠去排隊(duì)快很多。

*MPW公司與foundries廠建立了密切的合作關(guān)系，他們能夠使至關(guān)重要的芯片首次導(dǎo)入變得更簡(jiǎn)單。

*正是因?yàn)榕cfoundry廠的這些關(guān)系，MPW公司也提供獲得設(shè)計(jì)支持的基礎(chǔ)設(shè)施包括工具、IP和設(shè)計(jì)規(guī)則校驗(yàn)(design rule check ，DRC)。

*因?yàn)镸PW的芯片面積可大可小，這項(xiàng)技術(shù)可應(yīng)用于從完整或部分電路的小批量的原型設(shè)計(jì)到大量的大規(guī)模集成電路樣片，甚至是先期產(chǎn)品。

那么，當(dāng)電路返回后如果沒(méi)有設(shè)計(jì)缺陷，MPW提供進(jìn)一步的便利，即返回的原型電路與即將商業(yè)化上市的芯片一模一樣。它已經(jīng)由一個(gè)根據(jù)合適的生產(chǎn)工藝選擇的主要的foundry廠制造出來(lái)，不需要作進(jìn)一步的修改和更動(dòng)。

第三方服務(wù)提供商和MPW

現(xiàn)在讓我們看看第三方服務(wù)提供商是如何工作的，對(duì)這些可交付使用的項(xiàng)目作更深一點(diǎn)的探索。

這些服務(wù)是由foundries 廠與MPW提供商合作一起作出的。以MOSIS為例，他的合作伙伴包括了TSMC、IBM、AMI半導(dǎo)體和奧地利微電子(Austria Microsystems)，適用的制造工藝從90納米到1.5微米，并且包括CMOS、BiCMOS 和SiGe。

一旦選定合適的制造工藝，MPW服務(wù)提供商就開始了在遞交設(shè)計(jì)文件之前的下列步驟：它包括獲得數(shù)字、模擬/混和信號(hào)的設(shè)計(jì)流量和完整的客制化電路，來(lái)自于EDA工具供應(yīng)商如Cadence、明導(dǎo)科技和Tanner EDA;IP授權(quán)商如ARM；來(lái)自代工廠的SPICE參數(shù)文檔。

然而，一旦設(shè)計(jì)文件準(zhǔn)備好之后，MPW服務(wù)的核心內(nèi)容就顯現(xiàn)出來(lái)了。通常情況下需要按照統(tǒng)一的格式提交布圖數(shù)據(jù)，提交方式可以是在線或非在線(根據(jù)提交方式的不同以及是否需要DRC，受理的最后截止日期也不一樣)。

在這一環(huán)節(jié)上，MPW服務(wù)提供商將對(duì)設(shè)計(jì)進(jìn)行一次“項(xiàng)目檢查”。它將檢查設(shè)計(jì)語(yǔ)法和圖層名字，計(jì)算芯片的大小(最小的包圍盒)，計(jì)算焊盤的大小，核對(duì)項(xiàng)目的實(shí)際價(jià)值和審報(bào)價(jià)值是否一致。然而，雖然“項(xiàng)目檢查”能夠確定一項(xiàng)設(shè)計(jì)是否已做好充分準(zhǔn)備可以進(jìn)入制造環(huán)節(jié)，但是它不代表一次完整的DRC，MPW提供商有時(shí)會(huì)對(duì)已經(jīng)確定交某一代工廠進(jìn)行制造的設(shè)計(jì)項(xiàng)目提供很多免費(fèi)的正式DRC，當(dāng)然這需要符合一定的條件，如在截止日期之前按時(shí)提交布圖數(shù)據(jù)等。

完成這一步之后，這項(xiàng)設(shè)計(jì)就會(huì)與其它的設(shè)計(jì)項(xiàng)目在一顆晶圓上進(jìn)行排列，隨后即被送往預(yù)定了晶圓的代工廠。對(duì)于那些不需要DRC或者其它預(yù)制造服務(wù)(pre-fabrication services)的設(shè)計(jì)，只要在MPW服務(wù)提供商設(shè)定的截止日期之前提交數(shù)據(jù)就可以了。

絕大部分的MPW服務(wù)提供商都提供很多種包裝方案可供選擇，這項(xiàng)作業(yè)是通過(guò)經(jīng)過(guò)認(rèn)證的包裝和測(cè)試服務(wù)供應(yīng)商組成的合作伙伴網(wǎng)絡(luò)完成的。在某些情況下，客戶可能需要尚未包裝的芯片；另一些情況則不然，MPW服務(wù)提供商可以進(jìn)行從焊盤到引腳(pad-to-pin)的分配。最后，由客戶確認(rèn)是否需要包裝以及如何包裝等。

在整個(gè)項(xiàng)目進(jìn)行當(dāng)中，可以通過(guò)多種形式為客戶提供充分的支持。用戶在提交設(shè)計(jì)文件之后可以在線跟蹤項(xiàng)目進(jìn)展情況，并且在項(xiàng)目的任何階段都可以與室內(nèi)支持團(tuán)隊(duì)進(jìn)行聯(lián)系溝通?？蛻粢部赏ㄟ^(guò)網(wǎng)絡(luò)訪問(wèn)用戶組(user groups)，在這里那些已經(jīng)受益于MPW服務(wù)的公司將會(huì)與您分享他們的經(jīng)驗(yàn)、技巧和故事。實(shí)質(zhì)上，這是在展示MPW如何工作。整個(gè)流程如圖1所示，它顯示了上述服務(wù)項(xiàng)目適用的環(huán)節(jié)。它是一個(gè)簡(jiǎn)單但靈活的流程，它強(qiáng)化了，并且使你無(wú)法中斷一顆芯片從布圖到制造的過(guò)程。

圖1  MOSIS流程圖

成功案例

Elonics公司

Elonics是一家蘇格蘭的無(wú)晶圓廠半導(dǎo)體公司，專注于無(wú)線應(yīng)用，如手持設(shè)備蜂窩電視(TV on cellular handsets)、基于無(wú)線USB和UWB的數(shù)字電視廣播(DVB)等。它選擇MPW幫助開發(fā)一款不需太大數(shù)量的單片芯片，作為應(yīng)用于一定范圍產(chǎn)品上的高性能射頻(RF)測(cè)試模塊(test blocks)。

設(shè)計(jì)一個(gè)采用CMOS工藝的這樣的模塊需要精確的建模和析取(modeling and extraction)，以確保硅片的性能達(dá)到要求。還有來(lái)自選用合適的CMOS工藝所帶來(lái)的挑戰(zhàn)，對(duì)這種工藝的要求是不僅在技術(shù)上可行，還要使財(cái)務(wù)預(yù)算讓公司能承受得起。作為一家初創(chuàng)型公司，Elonics必須強(qiáng)調(diào)這些問(wèn)題，即采用一套既能夠使技術(shù)風(fēng)險(xiǎn)最少化又能嚴(yán)格控制開發(fā)周期和成本的設(shè)計(jì)方法。業(yè)務(wù)經(jīng)理Alf Sheppard解釋說(shuō)，“設(shè)計(jì)一款頻率在3~10Ghz、采用CMOS工藝的尖端IC所帶來(lái)的技術(shù)挑戰(zhàn)很容易突破上述這些限制。這就需要很好的進(jìn)行管理，而一種可行的方法就是選擇MPW?！?BR>
當(dāng)Elonics公司已經(jīng)確定采用IBM的130納米 CMOS工藝—帶有RF選項(xiàng)(MIM電容，HA變?nèi)荻O管，RF金屬棧)，在IBM的建議下，他找到了MPW。這位藍(lán)色巨人說(shuō)，與MOSIS和IBM在歐洲的EDA解決方案代理商合作，將是獲得設(shè)計(jì)工具包和相關(guān)技術(shù)的最合適的途徑，這些技術(shù)使產(chǎn)品開發(fā)以及隨后導(dǎo)入原型電路，能夠保持足夠的靈活性和有效的成本控制。

以后的事實(shí)說(shuō)明了Elonics能夠達(dá)到的控制程度，即這家公司由于僅僅使用了一個(gè)晶圓面積上的10mm２，以此為基礎(chǔ)支付了MPW服務(wù)的部分費(fèi)用，獲得了他所需要的硅片。Sheppard解釋說(shuō)選擇這樣一個(gè)尺寸有三個(gè)原因。

“首先，是基于成本考量，這是在不額外收費(fèi)的情況下，我們能夠使用的最大的裸片面積。第二，這個(gè)尺寸很容易適于目標(biāo)包裝。第三，這適合了我們要求的測(cè)試芯片的大小?！?，他說(shuō)?！癕PW被運(yùn)用于進(jìn)行那些確定高風(fēng)險(xiǎn)的無(wú)線射頻模塊，并且其結(jié)果將被集成到我們正在開發(fā)的無(wú)線PHY中。我們成功進(jìn)行了芯片測(cè)試并進(jìn)行了關(guān)聯(lián)芯片模擬結(jié)果測(cè)試?！?BR>
Elonics公司的經(jīng)歷突顯了MPW的另一方面。成本控制仍是主要驅(qū)動(dòng)因素，但是這個(gè)案例中客戶能夠利用MPW專注于模塊級(jí)開發(fā)。對(duì)于那些如果“單獨(dú)進(jìn)行”會(huì)昂貴得令人難以接受的設(shè)計(jì)項(xiàng)目，只要有更有效的替代方案，就會(huì)使那些經(jīng)過(guò)高難設(shè)計(jì)的創(chuàng)新成為可能。

結(jié)語(yǔ)

MPW讓我們擺脫了因當(dāng)今半導(dǎo)體產(chǎn)業(yè)NRE(一次性工程費(fèi)用)不斷上升所導(dǎo)致的諸多束縛而自由地創(chuàng)新，這也是解決創(chuàng)新問(wèn)題的成熟對(duì)策。MPW在今天顯得尤其重要。因?yàn)楣こ藤M(fèi)用的上升正在威脅著這個(gè)產(chǎn)業(yè)的技術(shù)創(chuàng)新能力。 以上引用的案例來(lái)自于年輕的初創(chuàng)型公司，但是即使是世界最大的幾個(gè)玩家也發(fā)現(xiàn)“單獨(dú)進(jìn)行”(go it alone)正越來(lái)越困難。在MOSIS，三分之一的生意來(lái)自于IDM，那些自身?yè)碛芯A加工廠的公司與其它公司一樣面臨著同樣的財(cái)務(wù)挑戰(zhàn)。此外，MOSIS一半的生意來(lái)自于雇員在500人或以上的公司。一個(gè)確鑿的事實(shí)是很多業(yè)界的領(lǐng)導(dǎo)廠商已經(jīng)在運(yùn)用MPW取得競(jìng)爭(zhēng)優(yōu)勢(shì)。

參考文獻(xiàn)：
1. ‘Mask prices flatten but tool costs soar’, Mark LePedus, www.eetimes.com, March 15, 2006
2. Collett International Research, Inc. 2005 IC/ASIC Design Closure Study