瑞薩完成新一代“RX系列”微控制器內(nèi)核設(shè)計(jì)

新推出的RX是瑞薩第一個(gè)eXtreme MCU內(nèi)核系列，將在未來(lái)幾年賦予眾多最終系統(tǒng)出眾的性能和多功能性。隨著建立在16位和32位新型CPU基礎(chǔ)上的RX器件面市，瑞薩期待這些產(chǎn)品能加速其MCU業(yè)務(wù)的擴(kuò)展，并支持公司所倡導(dǎo)的“無(wú)處不在的”網(wǎng)絡(luò)社會(huì)愿景。

今天的嵌入式系統(tǒng)需要采用更先進(jìn)的技術(shù)和更復(fù)雜的設(shè)計(jì)，以支持產(chǎn)品的更高性能和多種功能。因此，隨著系統(tǒng)復(fù)雜性和程序規(guī)模的增加，MCU必須運(yùn)行得更快和更有效率，以便實(shí)時(shí)執(zhí)行大型應(yīng)用程序。

作為全球最大的MCU供應(yīng)商『注2』，瑞薩擁有廣泛的MCU產(chǎn)品線，包括M16C、H8S、R32C和H8SX系列，可以滿足16位和32位市場(chǎng)需求。正是面對(duì)這些主流器件的全球強(qiáng)勁需求，以及尤其是32位市場(chǎng)持續(xù)增長(zhǎng)的市場(chǎng)預(yù)測(cè)，促使瑞薩在新型架構(gòu)方面進(jìn)行了必需要的實(shí)質(zhì)性的研發(fā)投資。

新型RX架構(gòu)實(shí)現(xiàn)了一些重要特性，可以充分滿足公司在2007年5月宣布的以下目標(biāo)：
1. 最高工作頻率: 200MHz
2. 處理性能（MIPS/MHz）：1.25 MIPS/MHz（Dhrystone v2.1基準(zhǔn))
3. 高代碼效率『注3』：與現(xiàn)有產(chǎn)品相比目標(biāo)代碼量減少了30%
4. 低功耗: 0.03 mA/MHz
5. 低功耗: 0.03 mA/MHz

采用強(qiáng)大的CISC指令的新型RX架構(gòu)將提供這些增強(qiáng)的性能，同時(shí)將瑞薩現(xiàn)有的CISC架構(gòu)統(tǒng)一成單一平臺(tái)。新的平臺(tái)將兼容現(xiàn)有的CISC產(chǎn)品，有助于客戶節(jié)省投資。瑞薩預(yù)計(jì)第一款增強(qiáng)型MCU將于2009年第二季度面市，其主要目標(biāo)市場(chǎng)包括辦公自動(dòng)化、數(shù)字消費(fèi)類電子產(chǎn)品和工業(yè)系統(tǒng)。

< RX架構(gòu)主要特性的其他細(xì)節(jié) >

• 快速、高性能CPU——新型架構(gòu)可實(shí)現(xiàn)200MHz的高速運(yùn)行，每個(gè)時(shí)鐘周期可以同時(shí)處理更多的指令：Dhrystone v2.1基準(zhǔn)測(cè)得的結(jié)果為1.25MIPS/MHz。
  該新型CPU采用了哈佛（Harvard）架構(gòu)，可以提供獨(dú)立的地址和數(shù)據(jù)通道，有助于實(shí)現(xiàn)一個(gè)周期內(nèi)的指令執(zhí)行和數(shù)據(jù)存取。這種單周期能力已通過(guò)現(xiàn)場(chǎng)使用瑞薩MCU進(jìn)行了測(cè)試和驗(yàn)證。為了確保盡可能高的性能，瑞薩對(duì)該架構(gòu)進(jìn)行了嚴(yán)謹(jǐn)?shù)脑O(shè)計(jì)和廣泛的測(cè)試工作。因此，新型架構(gòu)通過(guò)對(duì)寄存器、指令和地址模式的有效利用而進(jìn)行了充分的優(yōu)化。此外，它還有16個(gè)32位通用寄存器，有助于CPU處理所有可用寄存器的數(shù)據(jù)和地址。

• 片上浮點(diǎn)單元——為了實(shí)現(xiàn)先進(jìn)的實(shí)時(shí)控制和多媒體應(yīng)用，RX CPU集成了一些關(guān)鍵功能，如乘、加、除和乘/加算法。它還采用了一個(gè)用來(lái)處理多種數(shù)據(jù)類型的符合IEEE754的32位單精度浮點(diǎn)處理單元（FPU）。該FPU可縮短數(shù)據(jù)處理任務(wù)、循環(huán)次數(shù)所需的數(shù)學(xué)計(jì)算的計(jì)算時(shí)間，以及任何發(fā)生事件的響應(yīng)時(shí)間，從而提高了實(shí)時(shí)性能。

• 非常高效的代碼利用率——RX CPU內(nèi)核有4GB的地址空間，可支持包括索引寄存器和后增量寄存器間接等十二種類型地址模式。新型CPU內(nèi)核支持1至9個(gè)字節(jié)的字節(jié)單元可變長(zhǎng)度執(zhí)行指令。它可以將1或2個(gè)字節(jié)指令分配給最常用的功能。所有這些增強(qiáng)都可以編譯較小程序存儲(chǔ)空間的應(yīng)用代碼，從而降低了總系統(tǒng)成本。瑞薩預(yù)期，與現(xiàn)有器件相比，新型內(nèi)核將提高百分之三十以上的代碼效率。
• 低功耗——新開(kāi)發(fā)的將用來(lái)制造RX架構(gòu)MCU的90 nm工藝是一種低功耗、低漏電技術(shù)。當(dāng)CPU處于全速運(yùn)行狀態(tài)時(shí)，邏輯和電路設(shè)計(jì)的改進(jìn)有助于新型架構(gòu)在激活模式下實(shí)現(xiàn)0.03mA/MHz或更低的功耗。

• 兼容性和可擴(kuò)展性——為了向客戶提供更高性能的MCU或其他可兼容器件的無(wú)縫升級(jí)路徑，瑞薩計(jì)劃為所有采用RX架構(gòu)的器件提供一整套開(kāi)發(fā)工具。新的工具鏈有望簡(jiǎn)化系統(tǒng)設(shè)計(jì)和應(yīng)用代碼的移植，因此客戶可以用更少的時(shí)間完成新產(chǎn)品的開(kāi)發(fā)。新的工具鏈包括一個(gè)可保證代碼復(fù)用的C編譯器，從而保護(hù)了客戶在H8和M16C系列上的投資。

< 瑞薩科技新型“RX”CPU內(nèi)核規(guī)格 >

<注釋>
1.CISC代表“復(fù)雜指令集計(jì)算機(jī)”。這種類型的CPU架構(gòu)可通過(guò)采用復(fù)雜指令提高控制處理性能和代碼效率。與RISC（精簡(jiǎn)指令集計(jì)算機(jī)）相比，CISC是一種通過(guò)采用簡(jiǎn)化指令集和高速技術(shù)來(lái)增加數(shù)據(jù)處理效率的CPU架構(gòu)。
2.來(lái)源:（2007年3月）Garter Dataquest“2006年全球微控制器廠商收入”GJ07168。
3.代碼效率: 一種程序簡(jiǎn)潔性指數(shù)。目標(biāo)代碼效率越高，存儲(chǔ)程序所需的存儲(chǔ)空間越少。

※本文提及的產(chǎn)品名稱、公司名稱或商標(biāo)均為其各自所有者的商標(biāo)或注冊(cè)商標(biāo)。