IC業(yè)在拐點生存

作者：本刊記者迎九時間：2008-08-14 來源：電子產(chǎn)品世界

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

拐點挑戰(zhàn)之四：DFM

　　關于拐點的另一方面是如何定義它。Cadence Design Systems公司DFM部市場行銷總監(jiān)Nitin Deo認為，在今天，設計的最終實現(xiàn)在很大程度上依賴于制造工藝，這是Cadence認為的拐點。

本文引用地址：http://m.butianyuan.cn/article/86940.htm

　　回顧以往的技術節(jié)點，像130nm或更早的180nm等，它們與當今先進的節(jié)點相比有一個顯著的差別，那就是在兩種不同設計的老節(jié)點之間，當它們都通過了DRC(設計規(guī)則校驗)以及時序檢測后投入生產(chǎn)，它們在產(chǎn)量上基本相同；兩者在設計上的差異與其成品在性能表現(xiàn)上的差異是相吻合的。而到了90nm及以后的更高級的節(jié)點處，事情開始發(fā)生改變。當兩種不同的設計都通過了DRC及時序檢測并投入生產(chǎn)后，兩種成品的產(chǎn)量不相同；在時序方面，兩者在設計上的差異與其成品在性能表現(xiàn)上的差異不相吻合。為什么會這樣？芯片上的圖案(pattern)在制造過程中開始發(fā)生改變，產(chǎn)生了與設計圖不符的現(xiàn)象。也就是說設計的最終實現(xiàn)在很大程度上依賴于制造工藝，這就是拐點。

　　當這個拐點出現(xiàn)時，我們需要做些什么？拐點也許出現(xiàn)在系統(tǒng)級，或從RTL到GDS的轉(zhuǎn)化階段，或在GDS之后，或在產(chǎn)品的后處理階段，這需要進一步的探討。這種探討要以設計的復雜性、應用及預期的價值為基礎。對于65nm、45nm及以后的節(jié)點來說，設計的復雜性逐步升級，原因不僅僅是結(jié)構(gòu)差異的增加以及芯片上的晶體管數(shù)目的增加，還有許多應用定制化的出現(xiàn)。例如PDA(個人數(shù)字助理)集計算機、消費電子產(chǎn)品和通信工具于一身，在單一芯片內(nèi)由許多功能塊在執(zhí)行這些功能，顯然，這增加了芯片的復雜性。越來越多的證據(jù)表明，芯片的單一功能高，其制造可預測性越高；芯片的非單一功能升高，其不可預測性升高。

　　綜上所述，逐步升級的復雜性導致了使用高級節(jié)點技術的芯片在制造過程中出現(xiàn)物理失效或電性故障，這需要設計師通過使用可演進發(fā)展的設計方法找到具有革命性的解決方案；找到產(chǎn)品的可預測性并把其帶入設計流程是設計師所需要的。

　　目前的狀況是，對于以前的設計，使用DRC，即以標準為基礎(rule based)的檢測就足夠了；這些標準在不斷演化，變得越來越復雜，不過對于常規(guī)的類似空間關系的檢測還是足夠的。但當元件尺寸變得越來越小時，隨機缺陷開始出現(xiàn)了。隨機出現(xiàn)的疵點，即在晶圓片上丟失或多出的小點使芯片在可制造性方面出現(xiàn)問題。從65nm開始，對設計進行以模擬為基礎的檢測是必不可少的。原因是，兩個設計不同的芯片雖然都通過了DRC檢測，但它們的成品產(chǎn)量卻不同。很明顯，DRC的檢測標準不完善，它有一些漏檢的項目。雖然我們可以不斷增加檢測規(guī)則的復雜性，但那于事無補，因為芯片上的圖案在不斷地更新，制定標準來覆蓋所有這些圖案是不可能的。而這些圖案的復雜性決定了芯片的可制造性。在制造過程中，不同的操作條件、不同的聚焦和散焦條件、不同的劑量條件和不同的加工設備等都會帶來各種各樣的復雜性。結(jié)果是，我們需要使用以模擬為基礎的檢測，使在設計中標定的性能得以最大限度地體現(xiàn)在成品芯片中。無論在設計中所標定的性能是什么，所標定的產(chǎn)值是多少，你都應該能夠最大限度地將它們體現(xiàn)在成品芯片中。我們用模擬檢測來增強標準檢測。

　　問題是，不管你從何處開始設計，可能是在C/C++階段，或是RTL階段，當進入具體物理實現(xiàn)階段，都要在兩個獨立的檢測中合格(圖6)，一個是電性簽核(electrical sign off )，另一個是物理簽核。然后你就會把這個設計交給制造商，他們開始全權(quán)負責產(chǎn)品的生產(chǎn)。在施用RET(分辨率增強技術)的過程中錯誤開始出現(xiàn)了。這種情況在某些高級技術節(jié)點的應用中出現(xiàn)的頻率越來越高。這些錯誤可能只是物理失效，這是在進行產(chǎn)量分析時要考慮的問題；也可能是電性故障方面的。關于電性故障，制造商不一定知道你的設計是什么，它是如何構(gòu)成的，以及是什么造成了錯誤。要改變這種狀況需要解除阻礙設計者與制造者溝通的屏障。

圖5 可制造性解決方案
(注：PPC為Cadence下一代OPC工具)

　　另一方面就是引入DFM。Cadence認為DFM已經(jīng)在IC-CAD行業(yè)引起了革命。事實上，在130nm和90nm及以后的高級技術節(jié)點的應用中，作為EDA工具供應商的Cadence等公司和半導體制造商走得越來越近了。兩者之間的協(xié)作越來越多了。實際情況是，需要對所有影響產(chǎn)品成功制造的因素進行建模，并將這些模型引入設計流程，用以增強標準檢測。這些因素中有些可能只是隨機缺陷，或光刻技術，或CMP(化學機械研磨)等等，它們在設計之初就應該被考慮在內(nèi)。這樣做才能將設計者與制造者之間的屏障解除，使設計處在一個可預測的制造環(huán)境中。

　　也就是說，你不能把設計的制造性放在最后才考慮。

在拐點生存

　　電子高峰會議期間，還有多家IC服務公司介紹了其拐點創(chuàng)新策略。

　　· 結(jié)構(gòu)化ASIC：界于FPGA和基于單元ASIC之間
　　eASIC公司CEO Ronnie Vasishta介紹了其結(jié)構(gòu)化ASIC的優(yōu)勢。過去幾年來，新開工的ASIC和ASSP設計數(shù)量一直在快速下降，照此發(fā)展下去，到2030年左右就只會有250個設計項目。主要原因是不斷攀升的設計費用和風險。不過，通過對FPGA和基于單元的ASIC技術的取長補短，結(jié)構(gòu)化ASIC技術可以較大幅度地降低定制芯片的整體制造成本、縮短生產(chǎn)周期，并可高效利用標準化生產(chǎn)工藝。

　　· 價值鏈制造商提供65nm服務
　　eSilicon公司總裁兼CEO Jack Harding介紹，該公司是價值鏈制造商（VCP），提供包括設計、產(chǎn)品化和制造的服務。該公司2007年成功實現(xiàn)了20多個設計，其中大部分是65nm及以下工藝。如今實現(xiàn)65nm及以下設計已經(jīng)很困難，45nm已經(jīng)近乎不可能，因此該公司目前看好65nm服務。

　　· 45nm防漏電
　　Tela Innovations公司著重降低漏電方面。公司創(chuàng)始人兼CEO Scott Becker說，該公司提供下一代亞波長、低K1的45nm設計，基于on-grid(柵格上)的一維布局結(jié)構(gòu)，來進行光刻優(yōu)化布局。通過采用Tela Authoring System進行預定義、可預測的拓撲技術，可減少柵格上的一維線條，從而使泄露降低2.5倍左右，從而達到減少漏電的巨大改進。

　　· 內(nèi)部互聯(lián)設計工具
　　Silistix公司CEO David Fritz說目前89%的項目不能按時交貨，平均延遲高達40%以上，究其原因，就是傳統(tǒng)的設計方法顯得越來越落后了。該公司側(cè)重其專用的內(nèi)部互連設計工具，可以實現(xiàn)30%的功耗較低。性能可以提高50%，設計周期加快40%。