高速信號、時鐘及數(shù)據(jù)捕捉(05-100)

　　隨著模/數(shù)轉(zhuǎn)換器的數(shù)據(jù)轉(zhuǎn)換取樣率提高至每秒千兆個取樣 (GSPS) 以上的水平，數(shù)據(jù)轉(zhuǎn)換系統(tǒng)必須作出相應的配合，才可支持這樣高的轉(zhuǎn)換率，而其他支持性的模擬元件也必須產(chǎn)生系統(tǒng)所需的高頻信號，然后將之放大。系統(tǒng)設計工程師除了要對模擬信號路徑有深入的了解之外，也要徹底認識取樣時鐘以及系統(tǒng)如何以高位速率捕捉數(shù)字信號。本文 將會就有關上述兩個重要的問題提供多個不同的解決方案。以下所討論的資料有助深入了解采用高性能模/數(shù)轉(zhuǎn)換器的系統(tǒng)。

　　時鐘電路

　　時鐘電路是高速數(shù)據(jù)轉(zhuǎn)換系統(tǒng)最重要的子電路之一，因為時鐘信號能否準確定時會直接影響模/數(shù)轉(zhuǎn)換器的動態(tài)性能。為了減低其影響，模/數(shù)轉(zhuǎn)換器時鐘電路的定時抖動或相位噪聲必須極低。若選擇時鐘電路時沒有將這個因素加以考量，那么即使所采用的前端模擬輸入電路或模/數(shù)轉(zhuǎn)換器性能非常卓越，系統(tǒng)性能也可能會不如想象中理想。完美的時鐘永遠可以在精確的時間內(nèi)提供跳變沿。但實際上，時鐘沿會不斷出現(xiàn)在不同時間內(nèi)，正因為時間的不確定性，取樣后波形的信噪比受到數(shù)據(jù)轉(zhuǎn)換過程的影響。

 

　　圖 1 時鐘信號頻譜分析示例

　　只要因為抖動產(chǎn)生的噪聲不超過量化噪聲(1/2 LSB )， 最大的時鐘抖動能適應任何抖動源，其數(shù)值可以用下式計算出來：

　　Tj(rms) = (VIN(P-P) / VINFSR) x (1/(2(N+1) x x fin))

　　若輸入電壓 (VIN) 范圍能夠完全吻合模/數(shù)轉(zhuǎn)換器的滿幅值范圍，抖動便會成為影響模/數(shù)轉(zhuǎn)換器分辨度 (N 位) 及輸入頻率(fin) 的因素。

　　若輸入頻率不超過奈奎斯特率 (亦即若轉(zhuǎn)換率為 1GSPS，輸入頻率為 500MHz)，總抖動要求的公算公式如下：

　　Tj(rms) = 1 x (1/(2(8+1) x x 500 x 106))

　　Tj(rms) = 1.2ps

　　這個數(shù)值代表不同抖動源的抖動總和。來自模/數(shù)轉(zhuǎn)換器芯片本身的抖動稱為孔徑抖動。它與芯片的輸入取樣及保持電路定時上的不確定性有密切的關系。若要確定時鐘電路可承受的最高時鐘抖動，這個不確定因素必須一并加以考量。

　　時鐘電路抖動 = SQRT (Tj(rms)2 - (模/數(shù)轉(zhuǎn)換器孔徑抖動)2 )

　　以 ADC08D1000 芯片為例，數(shù)據(jù)表上列出的孔徑抖動為 0.4ps，這個數(shù)值將模/數(shù)轉(zhuǎn)換器時鐘對抖動的要求限制到約為 1.1ps。

　　但是，簡單的讓振蕩器的性能參數(shù)符合要求并不能保證整個系統(tǒng)能達到預期的效果。因為與基本頻率并存的其他頻率也發(fā)揮極為重要的作用，所以我們必須利用頻譜分析儀檢視時鐘信號，并確?；绢l率能量不會在頻譜范圍內(nèi)過寬。擴散至較高頻率范圍內(nèi)的雜散信號不但可以在分析儀上清楚看到，而且還會直接影響抖動。圖 1 將非理想時鐘信號的頻譜與低噪音、低抖動時鐘信號的頻譜加以比較。