中芯國(guó)際和新思科技攜手推出Reference Flow 4.0

　　全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司與中國(guó)內(nèi)地最大的芯片代工企業(yè)中芯國(guó)際集成電路制造有限公司日前宣布，將攜手推出全新的65納米RTL-to-GDSII參考設(shè)計(jì)流程4.0(Reference Flow 4.0)。作為新思科技專業(yè)化服務(wù)部與中芯國(guó)際共同開發(fā)的成果，該參考流程中增加了 Synopsys Eclypse™ 低功耗解決方案及IC Compiler Zroute布線技術(shù)，為設(shè)計(jì)人員解決更精細(xì)工藝節(jié)點(diǎn)中遇到的低功耗和可制造性設(shè)計(jì)(DFM)等問(wèn)題提供更多的可用資源。這樣，客戶可迅速獲得優(yōu)化的途徑到中芯國(guó)際65納米制程的投片，從而滿足苛刻的項(xiàng)目時(shí)間要求。

　　參考設(shè)計(jì)流程4.0利用了新思科技Eclypse低功耗解決方案的關(guān)鍵組成部分Galaxy™實(shí)施平臺(tái)，從而使設(shè)計(jì)人員能夠在包括RTL綜合與測(cè)試、物理實(shí)現(xiàn)與驗(yàn)收階段在內(nèi)的整個(gè)設(shè)計(jì)流程中，實(shí)施先進(jìn)的低功耗技術(shù)。此外，整個(gè)參考流程中還采用了IC Compiler的Zroute布線技術(shù)，該技術(shù)使用先進(jìn)的布線算法對(duì)制造規(guī)則的影響、時(shí)序以及其他設(shè)計(jì)目標(biāo)進(jìn)行評(píng)估，因而能支持中芯國(guó)際的65納米布線規(guī)則。集成的Zroute 通過(guò)為特定芯片的設(shè)計(jì)制定出設(shè)計(jì)規(guī)劃、面積、功率和信號(hào)完整性(SI)等目標(biāo)，使可制造性設(shè)計(jì)(DFM)的優(yōu)化技術(shù)更加合理。

　　通過(guò)采用經(jīng)由中芯國(guó)際內(nèi)部開發(fā)的 CCS 標(biāo)準(zhǔn)單元庫(kù)、SRAM、PLL、輸入/輸出庫(kù)和低功耗單元庫(kù)，本參考設(shè)計(jì)流程得到了驗(yàn)證。驗(yàn)證中采用了分別具備電源閘控(Power Gating)和數(shù)據(jù)保持能力的多電源電壓(multiple -VDD)和多電源模塊。該流程的其他關(guān)鍵特性還包括：利用 IC Compiler及可測(cè)試性設(shè)計(jì)技術(shù)(DFT) 結(jié)合支持可自動(dòng)生成全速(at-speed)測(cè)試的片上時(shí)鐘控制功能實(shí)現(xiàn)的多種參數(shù)特性多重模式(Multi-Corner Multi-Mode，MCMM)優(yōu)化及關(guān)鍵面積分析與壓縮。

　　“中芯國(guó)際的65納米邏輯制程要求一個(gè)能夠解決時(shí)序、漏電和可制造性設(shè)計(jì)等關(guān)鍵性問(wèn)題的流程，以減少風(fēng)險(xiǎn)并提高設(shè)計(jì)結(jié)果質(zhì)量。”中芯國(guó)際設(shè)計(jì)服務(wù)中心副總裁歐陽(yáng)雄表示，“我們通過(guò)與新思科技密切合作，再次為我們雙方的客戶推出全新解決方案，使他們能夠同時(shí)受益于我們兩家公司的領(lǐng)先技術(shù)。隨著我們即將向研制更先進(jìn)的工藝節(jié)點(diǎn)技術(shù)邁進(jìn)，我們期待能夠與新思科技繼續(xù)保持合作關(guān)系。”

　　“新思科技與我們的半導(dǎo)體代工合作伙伴密切合作，旨在加快客戶的設(shè)計(jì)進(jìn)入量產(chǎn)的過(guò)程，”新思科技營(yíng)銷與戰(zhàn)略聯(lián)盟副總裁Rich Goldman 表示，“我們與中芯國(guó)際攜手為IC設(shè)計(jì)團(tuán)隊(duì)提供一個(gè)切實(shí)可行的參考流程，使之利用新思科技的低功耗和DFM優(yōu)化技術(shù)，加快其以實(shí)現(xiàn)中芯國(guó)際65納米制程技術(shù)為目的的片上系統(tǒng)的設(shè)計(jì)進(jìn)程。”