新聞中心

EEPW首頁 > 網(wǎng)絡(luò)與存儲 > 業(yè)界動態(tài) > Rambus聯(lián)合金士頓開發(fā)出“線程式內(nèi)存條技術(shù)”

Rambus聯(lián)合金士頓開發(fā)出“線程式內(nèi)存條技術(shù)”

作者: 時間:2009-09-23 來源:techreport 收藏

  公司以往的新聞幾乎都與XDR 的官司有關(guān),不過這次他們則和金士頓合作開發(fā)出了一種可用于增大內(nèi)存帶寬的技術(shù)“線程式內(nèi)存條技術(shù)”(Threaded memory module)。這種技術(shù)基于現(xiàn)有的技術(shù),不過將內(nèi)存條上的內(nèi)存芯片進(jìn)行了分塊處理,位于各個分塊內(nèi)部的芯片共享一個命令/地址端口,不過數(shù)據(jù)傳 輸部分則可通過各自獨(dú)立的傳輸通道進(jìn)行傳輸,傳輸?shù)奈粚捒蛇_(dá)64字節(jié)(512bit),這樣就可以將傳統(tǒng)內(nèi)存的帶寬提升50%左右,而且采用這種 技術(shù)之后,內(nèi)存芯片的活躍時間也比過去降低了一半,如此便可節(jié)省20%的能耗。

本文引用地址:http://m.butianyuan.cn/article/98387.htm

  目前單通道DDR3內(nèi)存的位寬為64bit,雙通道配置則為128bit;而線程式內(nèi)存條技術(shù)則只需單通道便可提供512bit的數(shù)據(jù)傳輸位寬,這樣理論峰值帶寬便大大提高了,不過按公司自己提供的實(shí)測數(shù)據(jù)表明,實(shí)際的數(shù)據(jù)傳輸帶寬增加幅度一般在50%以下。

  兩家公司將在Intel IDF2009論壇上展示采用這種技術(shù)的實(shí)際產(chǎn)品。



關(guān)鍵詞: Rambus DRAM DDR3

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉