SHARC處理器的起源和演進(jìn)
——
作者：Paul Wheeler GP-DSP部日本區(qū)域總監(jiān)
時(shí)間：2009-09-25
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢
SHARC內(nèi)核能夠在一個(gè)周期內(nèi)以高達(dá)40MHz的速度執(zhí)行計(jì)算，并且增加了I/O處理器，能夠在不增加任何內(nèi)核開(kāi)銷的條件下，在外設(shè)和雙端口4Mb SRAM存儲(chǔ)器之間高速傳輸數(shù)據(jù)。
本文引用地址：http://m.butianyuan.cn/article/98491.htm為了進(jìn)一步提高最終用戶的系統(tǒng)性能和可擴(kuò)展性，ADI設(shè)計(jì)團(tuán)隊(duì)著手創(chuàng)建允許多處理器系統(tǒng)能共享數(shù)據(jù)并且開(kāi)銷很小的機(jī)制。在外部端口邏輯中增加了一個(gè)簇總線控制器，可以無(wú)縫地進(jìn)行處理器間的并行數(shù)據(jù)通信，每個(gè)簇最多可以有6個(gè)處理器。這種突破性技術(shù)允許系統(tǒng)架構(gòu)師以高達(dá)240MBps的帶寬從主處理器向指定從處理器的內(nèi)存直接傳送大量數(shù)據(jù)，或使用廣播模式向簇中的所有從器件直接發(fā)送數(shù)據(jù)。
使用ADI的鏈路端口專利技術(shù)還能實(shí)現(xiàn)處理器間的高速通信。每個(gè)ADSP-21060集成了6個(gè)獨(dú)立的鏈路端口用于點(diǎn)到點(diǎn)通信，因此可以實(shí)現(xiàn)額外的240MBps的I/O帶寬。
由于具有這種真正平衡的架構(gòu)和擴(kuò)展功能，SHARC處理器被廣泛用于運(yùn)算強(qiáng)度大的應(yīng)用，如醫(yī)療成像、軍事雷達(dá)和電子游戲機(jī)。
評(píng)論