fpga 文章 進入 fpga技術社區(qū)
基于FPGA的無損圖像壓縮系統(tǒng)設計
- 摘要:本文簡要介紹了圖像壓縮的重要性和常用的無損圖像壓縮算法,分析了快速高效無損圖像壓縮算法(FELICS)的優(yōu)勢,隨后詳細分析了該算法的編碼步驟和硬件實現(xiàn)方案,最后公布了基于該方案的FPGA性能指標。和其他壓縮算法相比該方案可極大地減小無損圖像壓縮系統(tǒng)所需的存儲空間和壓縮時間。 引言 隨著信息技術的巨大革新,數(shù)據(jù)存儲和傳輸開始在人類生活中變得越來越重要,數(shù)據(jù)壓縮技術因而應運而生,它不僅能減少數(shù)據(jù)存儲所需的空間還可以緩解傳輸帶寬的壓力。數(shù)據(jù)壓縮可以分為有損壓縮和無損壓縮兩種,其中有損壓縮技
- 關鍵字: FPGA 圖像壓縮 像素點 GOLOMB-RICE 存儲器 201501
2015:物聯(lián)網引領芯片廠商創(chuàng)新
- 摘要:通過對部分行業(yè)有代表性的芯片和軟件廠商的走訪,折射了2015年及今后物聯(lián)網芯片的技術和產品走勢。包括從技術上,不可忽略大數(shù)據(jù)的分析/云計算。對部分芯片廠商來說,實際上更關心每個小數(shù)據(jù)的收集是否安全、可靠。另外,物聯(lián)網對傳感器、傳感器樞紐芯片等提出了挑戰(zhàn),并需要良好的能量采集芯片,也需要系統(tǒng)更加節(jié)能。物聯(lián)網的熱門研發(fā)領域是可穿戴,需要芯片在性能、小型化等方面進行創(chuàng)新。 IoT帶來兩個意想不到的趨勢 Altera公司總裁、CEO兼董事會主席John Daane:當我們展望2015年時,發(fā)
- 關鍵字: 物聯(lián)網 以太網 WiFi FPGA 大數(shù)據(jù) 云計算 201501
零基礎學FPGA(二)關于觸發(fā)器
- 太書面化的話我就不說了啊,有些東西就像書上寫的,真的看著看著就想睡覺了,還是大白話直白哈。 1、關于觸發(fā)器的分類 觸發(fā)器呢大體可以按這幾個部分分類:1、按晶體管性質分,可以分為BJT集成電路觸發(fā)器和MOS型集成電路觸發(fā)器。2、按工作方式分,可分為異步工作方式和同步工作方式,異步工作方式也就是不受時鐘控制,像基本RS觸發(fā)器,同步方式就是受時鐘控制,稱為時鐘觸發(fā)器。3、按結構方式分,可分為維持阻塞觸發(fā)器,延邊觸發(fā)器,主從觸發(fā)器等。4、按邏輯功能分,可分為RS觸發(fā)器,JK觸發(fā)器,D觸發(fā)器,T觸發(fā)
- 關鍵字: FPGA 觸發(fā)器
迎向SDN與NFV FPGA早已做好準備
- 網路速度與資料訊息呈現(xiàn)暴炸性的成長,從資料中心、網通乃至于電信業(yè)者無不被這樣的發(fā)展洪流所影響,這也使得晶片業(yè)者們開始采取了一些動作,F(xiàn)PGA(可編程邏輯閘陣列)領導供應商Xilinx(賽靈思)可以說是其中之一。 ? Xilinx有線通訊部門總監(jiān)Gilles Garcia指出,近年來相當熱門的SDN(軟體定義網路)與NFV(網路功能虛擬化)預計將在2015年創(chuàng)造近100億美金的產值,這對于相關產業(yè)而言,無疑是相當大的機會。他進一步談到,看待SDN或是NFV,還是可以分成軟體
- 關鍵字: Xilinx SDN NFV FPGA
基于FPGA的數(shù)字日歷設計
- 基于FPGA設計數(shù)字日歷可以實現(xiàn)以軟件方式設計硬件的目的,無需購買專用數(shù)字芯片,從而克服了傳統(tǒng)利用多片數(shù)字集成電路設計數(shù)字日歷存在焊接麻煩、調試繁瑣、成本較高等問題。而且,基于FPGA的數(shù)字日歷與傳統(tǒng)系統(tǒng)相比,在設計靈活、開發(fā)速度、降低成本、計時精度、功能實現(xiàn)上都得到大幅度提升,能夠更好地滿足人們日常生活的需要。 本文介紹如何利用VHDL硬件描述語言設計一個具有年、月、日、星期、時、分、秒計時顯示功能,時間調整功能和整點報時功能的數(shù)字日歷。在QuartusⅡ開發(fā)環(huán)境下,采用自頂向下的設計方法,建
- 關鍵字: FPGA QuartusⅡ
Altera Quartus II軟件v14.1支持業(yè)界第一款具有硬核浮點DSP模塊的FPGA實現(xiàn)TFLOP性能
- Altera公司今天發(fā)布其Quartus II軟件v14.1,擴展支持Arria 10 FPGA和SoC——FPGA業(yè)界唯一具有硬核浮點DSP模塊的器件,也是業(yè)界唯一集成了ARM處理器的20 nm SoC FPGA。Altera最新的軟件版本可立即支持集成在Arria 10 FPGA和SoC中的硬核浮點DSP模塊。用戶現(xiàn)在可以選擇三種獨特的DSP設計輸入流程,DSP性能達到業(yè)界領先的1.5 TFLOPS。軟件還包括多項優(yōu)化,加速Arria 10 FPGA和SoC設計時間,提高了
- 關鍵字: Altera Quartus II FPGA
數(shù)字電源為FPGA帶來高效率
- 電源的發(fā)展方向可以歸結為三方面:一是小型化;第二是高效、高可靠性;第三是智能化或者數(shù)字化。其中數(shù)字化尤為重要。因為隨著數(shù)字負載變化,無論是手機、通信設備、工業(yè)設備、汽車等的處理器的性能大大增強了,另外其電壓數(shù)值也大大降低了。例如,以前一個FPGA的內核電壓供電是2V或者1V,現(xiàn)在很多FPGA的核心電壓只有0.9V或0.8V。如何確保你的電源穩(wěn)壓器能夠輸出如此低的電壓值,同時又能夠達到0.5%或者1%的電壓穩(wěn)壓精度?挑戰(zhàn)在于電壓精度越來越難實現(xiàn),例如1V電壓,若達到0.5%精度,需要穩(wěn)壓的電壓值只有5m
- 關鍵字: Altera 數(shù)字電源 FPGA
基于FPGA及NiosII軟核處理器的TFT-LCD接口設計
- 1 引言 隨著電子技術的飛速發(fā)展,TFT-LCD作為在亮度、對比度、功耗、壽命、體積和重量等綜合性能上全面趕上和超過 CRT的顯示器件,被廣泛用于各種儀器儀表、電子設備及控制領域中。與之相關的顯示控制技術也呈現(xiàn)出越來越多的方式。本文以 640*480的數(shù)字輸入的 TFT_LCD顯示屏為例,介紹了一種基于 NiosII軟核處理器實現(xiàn)對 TFT-LCD接口的方法。解決了通常情況下必須使用LCD 控制專用芯片才能解決 LCD顯示的問題。 2 系統(tǒng)組成 系統(tǒng)框如圖 1所示。系統(tǒng)是由 FPGA
- 關鍵字: FPGA NiosII TFT-LCD
fpga介紹
您好,目前還沒有人創(chuàng)建詞條 fpga!
歡迎您創(chuàng)建該詞條,闡述對 fpga的理解,并與今后在此搜索 fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對 fpga的理解,并與今后在此搜索 fpga的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473