現(xiàn)場(chǎng)可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場(chǎng)可編程門陣列(fpga)技術(shù)社區(qū)

擴(kuò)大嵌入式領(lǐng)域勢(shì)力范圍 FPGA廠商積極備戰(zhàn)

　　隨著經(jīng)濟(jì)情勢(shì)與市場(chǎng)環(huán)境的改變,歷經(jīng)長(zhǎng)足發(fā)展的可編程邏輯組件(PLD)正憑借著成熟的技術(shù)將觸角深入量產(chǎn)型的消費(fèi)及嵌入式市場(chǎng),并以更加經(jīng)濟(jì)的開發(fā)成本持續(xù)搶占傳統(tǒng)ASIC/ASSP市場(chǎng). 　　"ASIC/ASSP的商業(yè)模式愈來(lái)愈難以為繼,"愛(ài)特(Actel)公司應(yīng)用工程師陳冠志指出.巨額的芯片制造成本是首先面臨的關(guān)卡."300mm晶圓廠的成本以驚人的速度增長(zhǎng),在45nm節(jié)點(diǎn)約需30億美元;而到了32nm節(jié)點(diǎn),估計(jì)會(huì)達(dá)到100億美元."另一方面,全球市場(chǎng)的動(dòng)蕩情況,也
關(guān)鍵字： Altera FPGA 40nm

Xilinx推出EasyPath-6 FPGA

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. )日前宣布隆重推出EasyPath?-6 FPGA，該產(chǎn)品為高性能 FPGA 進(jìn)入量產(chǎn)器件提供了六周內(nèi)即可實(shí)現(xiàn)的總成本最低、風(fēng)險(xiǎn)最小的的解決方案，在所有FPGA降低成本解決方案中轉(zhuǎn)入量產(chǎn)時(shí)間最快。新款 EasyPath FPGA 無(wú)最低訂購(gòu)量限制，讓客戶可根據(jù)最終市場(chǎng)需求下訂單，且成本較購(gòu)買等量的 FPGA 低 35%。　　此外，雖然大多數(shù)成本降低的方案會(huì)讓設(shè)計(jì)選項(xiàng)受到限制，迫使客戶接受未經(jīng)優(yōu)化的部件或封裝，然而
關(guān)鍵字： Xilinx FPGA EasyPath

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法的研究

基于FPGA的神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法已成為實(shí)際實(shí)時(shí)應(yīng)用神經(jīng)網(wǎng)絡(luò)的一種途徑。本文就十多年來(lái)基于FPGA的ANN實(shí)現(xiàn)作一個(gè)系統(tǒng)的總結(jié)，例舉關(guān)鍵的技術(shù)問(wèn)題，給出詳細(xì)的數(shù)據(jù)分析，引用相關(guān)的最新研究成果，對(duì)不同的實(shí)現(xiàn)方法和思想進(jìn)行討論分析，并說(shuō)明存在的問(wèn)題以及改善方法，強(qiáng)調(diào)神經(jīng)網(wǎng)絡(luò)FPGA實(shí)現(xiàn)的發(fā)展方向和潛力及提出自己的想法。另外，還指出基于FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)存在的瓶頸制約，最后對(duì)今后的研究趨勢(shì)作出估計(jì)。
關(guān)鍵字： FPGA 人工神經(jīng)網(wǎng)絡(luò) 實(shí)現(xiàn)方法

賽靈思目標(biāo)設(shè)計(jì)平臺(tái)再獲電子行業(yè)大獎(jiǎng)

《電子產(chǎn)品世界》在“2009年度影響中國(guó)的嵌入式系統(tǒng)技術(shù)獎(jiǎng)”評(píng)選中授予賽靈思目標(biāo)設(shè)計(jì)平臺(tái)“最佳新興理念獎(jiǎng)”，對(duì)目標(biāo)設(shè)計(jì)平臺(tái)給設(shè)計(jì)師帶來(lái)的巨大價(jià)值表示高度認(rèn)可
關(guān)鍵字：賽靈思 FPGA Virtex-6 Spartan-6

基于FPGA的FIFO設(shè)計(jì)和應(yīng)用

為實(shí)現(xiàn)目標(biāo)識(shí)別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲(chǔ)空間，提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時(shí)序圖。FPGA采用模塊化設(shè)計(jì)，增強(qiáng)SDRAM控制器的通用性，更方便地滿足實(shí)際需求。
關(guān)鍵字： FPGA FIFO

BP神經(jīng)網(wǎng)絡(luò)圖像壓縮算法乘累加單元的FPGA設(shè)計(jì)

0 引言
神經(jīng)網(wǎng)絡(luò)(Neural Networks)是人工神經(jīng)網(wǎng)絡(luò)(Ar-tificial Neural Networks)的簡(jiǎn)稱，是當(dāng)前的研究熱點(diǎn)之一。人腦在接受視覺(jué)感官傳來(lái)的大量圖像信息后，能迅速做出反應(yīng)，并能在腦海中重現(xiàn)這些圖像信息，這
關(guān)鍵字： FPGA BP神經(jīng)網(wǎng)絡(luò) 圖像壓縮算法

三線制同步串行通信控制器接口設(shè)計(jì)

0 引言
航天工程領(lǐng)域中，星地通訊等遠(yuǎn)距離遙測(cè)遙控是嵌入式衛(wèi)星數(shù)管計(jì)算機(jī)重要功能之一，利用三線制同步串行遙測(cè)遙控通道對(duì)指令和數(shù)據(jù)進(jìn)行收發(fā)操作是通信鏈路的重要環(huán)節(jié)。
目前許多處理器芯片都已集成了
關(guān)鍵字：接口設(shè)計(jì) 控制器通信同步串行三線 PLD CPLD FPGA

基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計(jì)

設(shè)計(jì)基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路，介紹AD7543的主要特點(diǎn)、封裝形式、引腳功能和工作原理，設(shè)計(jì)基于AD7543轉(zhuǎn)換芯片的具體的數(shù)／模轉(zhuǎn)換硬件電路，利用Verilog HDL語(yǔ)言描述AD7543的控制時(shí)序，并給出具體的Veril-og HDL代碼及其仿真結(jié)果。實(shí)踐結(jié)果表明，該設(shè)計(jì)可行，可取代傳統(tǒng)的“CPU+專用的數(shù)／模轉(zhuǎn)換(D／A)芯片”設(shè)計(jì)結(jié)構(gòu)，可進(jìn)一步提高系統(tǒng)的可靠性和抗干擾能力。
關(guān)鍵字： 7543 FPGA AD 模

基于FPGA玻璃缺陷圖像采集處理系統(tǒng)

在進(jìn)行圖像采集過(guò)程中，重點(diǎn)需要解決采集系統(tǒng)的實(shí)時(shí)性問(wèn)題。而這里選用的多線陣CCD拼接圖像的采集方法勢(shì)必導(dǎo)致在低級(jí)算法階段會(huì)產(chǎn)生極大的數(shù)據(jù)流，應(yīng)用一個(gè)高速的嵌入式處理模塊則能很好地完成圖像處理的低級(jí)算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過(guò)程，對(duì)系統(tǒng)內(nèi)存控制做了詳細(xì)的描述，并在FPGA內(nèi)實(shí)現(xiàn)了圖像的低級(jí)處理，從而使計(jì)算機(jī)從低級(jí)處理的大量數(shù)據(jù)中解脫出來(lái)。
關(guān)鍵字： FPGA 玻璃缺陷處理系統(tǒng)

FIR帶通濾波器的FPGA實(shí)現(xiàn)

為設(shè)計(jì)一個(gè)項(xiàng)目可用的FIR數(shù)字帶通濾波器，采用Matlab／Simulink軟件中DSPBulider強(qiáng)大的算法模塊設(shè)計(jì)工具，結(jié)合Altera公司的FPGA開發(fā)板實(shí)現(xiàn)FIR數(shù)字帶通濾波器的系統(tǒng)集成、RTL級(jí)仿真、綜合編譯、下載等設(shè)計(jì)流程，并對(duì)正弦信號(hào)進(jìn)行濾波，結(jié)果下載到開發(fā)板上用示波器觀測(cè)，達(dá)到了預(yù)期的濾波效果和目的?；贒SPBuilder完成系統(tǒng)建模，省去了復(fù)雜的VHDL編程，還可針對(duì)具體模塊進(jìn)行參數(shù)設(shè)置從而適應(yīng)不同的濾波需求。該方法實(shí)現(xiàn)簡(jiǎn)單、可靠，還可類推實(shí)現(xiàn)其他復(fù)雜的嵌入式系統(tǒng)設(shè)計(jì)。
關(guān)鍵字： FPGA FIR 帶通濾波器

基于多速率DA的根升余弦濾波器的FPGA實(shí)現(xiàn)

0 引言
根升余弦成形濾波器是數(shù)字信號(hào)處理中的重要部件，它能對(duì)數(shù)字信號(hào)進(jìn)行成形濾波，壓縮旁瓣，減少干擾的影響，從而降低誤碼率。根據(jù)文獻(xiàn)[1]，它的傳統(tǒng)FP-GA實(shí)現(xiàn)方式基于乘累加器(Multiplier Add Cell，M
關(guān)鍵字： FPGA 多速率濾波器

基于FPGA嵌入式的多比特自相關(guān)器設(shè)計(jì)

該設(shè)計(jì)利用FPGA的嵌入式軟核NiosⅡ處理器，通過(guò)嵌入式操作系統(tǒng)μC／OS-Ⅱ，實(shí)現(xiàn)了在FPGA內(nèi)的自相關(guān)計(jì)算器；利用FPGA強(qiáng)大的并行運(yùn)算功能和自帶存儲(chǔ)器實(shí)現(xiàn)的“乒乓”RAM，通過(guò)軟核NiosⅡ輸出控制字實(shí)時(shí)切換調(diào)用兩個(gè)“乒乓”RAM的存儲(chǔ)和讀取功能，使之同時(shí)完成對(duì)采集數(shù)據(jù)的緩沖存儲(chǔ)和向乘法器提供計(jì)算數(shù)據(jù)的功能，使芯片的整個(gè)數(shù)字處理鏈路連續(xù)化。另外，采用多比特進(jìn)行自相關(guān)運(yùn)算較之于現(xiàn)在天文臺(tái)使用的1 b量化自相關(guān)器，能有效地提高SNR退化比。
關(guān)鍵字： FPGA 嵌入式比特

基于FPGA的PC／104-CAN通訊板設(shè)計(jì)

0 引言
PC／104嵌入式控制PC出現(xiàn)于20世紀(jì)80年代末，并于1992年形成IEEEP966．1標(biāo)準(zhǔn)。它一方面繼承了PC的所有資源，另一方面又對(duì)PC的各個(gè)方面做了優(yōu)化設(shè)計(jì)，使其與IBM PC完全兼容，并具有體積小，功耗低，工作
關(guān)鍵字： FPGA 104 CAN 通訊板

LS碼及其FPGA的實(shí)現(xiàn)

0 引言
眾所周知，在二元域、有限域以及復(fù)數(shù)域都不存在理想的地址碼，如m序列、Gold序列以及Walsh碼的相關(guān)性都不理想，這使得采用傳統(tǒng)擴(kuò)頻碼的CDMA系統(tǒng)是一個(gè)自干擾系統(tǒng)，需要采用聯(lián)合檢測(cè)技術(shù)、智能天線技術(shù)
關(guān)鍵字： FPGA LS碼

基于SystemC/TLM方法學(xué)的IP開發(fā)及FPGA建模

隨著系統(tǒng)級(jí)芯片技術(shù)的出現(xiàn)，設(shè)計(jì)規(guī)模正變得越來(lái)越大，因而變得非常復(fù)雜，同時(shí)上市時(shí)間也變得更加苛刻。通常RT...
關(guān)鍵字： SystemC TLM IP開發(fā) FPGA 建模

共6399條 340/427 |‹ « 338 339 340 341 342 343 344 345 346 347 » ›|

現(xiàn)場(chǎng)可編程門陣列(fpga)介紹

您好，目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條