直接數(shù)字頻率合成(dds) 文章進(jìn)入直接數(shù)字頻率合成(dds)技術(shù)社區(qū)

在實(shí)時(shí)分布嵌入式應(yīng)用平臺(tái)上進(jìn)行設(shè)計(jì)與調(diào)試

　　實(shí)時(shí)系統(tǒng)設(shè)計(jì)師和嵌入式軟件開發(fā)工程師對(duì)獨(dú)立的或者與嵌入式系統(tǒng)關(guān)聯(lián)不大的設(shè)計(jì)、開發(fā)和調(diào)試工具與技術(shù)都非常熟悉。他們通常在設(shè)計(jì)階段使用UML，在開發(fā)階段使用IDE，在集成與調(diào)試階段使用調(diào)試器和邏輯分析器(位于其它工具之中)。　　過去相互連接的節(jié)點(diǎn)通常只有幾個(gè)，且每個(gè)節(jié)點(diǎn)之間的功能劃分非常明晰，但隨著嵌入式系統(tǒng)之間互聯(lián)的普遍化，如今常常是幾十個(gè)甚至數(shù)百個(gè)節(jié)點(diǎn)都共同分擔(dān)著一些邏輯應(yīng)用功能。　　事實(shí)上，隨著實(shí)時(shí)系統(tǒng)與企業(yè)系統(tǒng)之間聯(lián)系越來越緊密，這種分布式系統(tǒng)在操作系統(tǒng)和執(zhí)行處理器方面的差異越來越顯著。本
關(guān)鍵字：嵌入式軟件測(cè)試分布式系統(tǒng)開發(fā) 實(shí)時(shí)分布式系統(tǒng)開發(fā) QoS DDS

采用AD9833 DDS芯片實(shí)現(xiàn)水聲遙控信號(hào)的合成

介紹AD9833 DDS芯片產(chǎn)生水聲遙控信號(hào)的電路設(shè)計(jì)方案。由于采用DDS技術(shù)，使整個(gè)電路的軟硬件結(jié)構(gòu)十分簡(jiǎn)單。該芯片與NXP(恩智浦)公司的ARM7處理器LPC2148配合，開發(fā)的便攜式水聲遙控發(fā)射器已獲得成功應(yīng)用。
關(guān)鍵字：水聲遙控信號(hào)合成 ARM處理器 DDS

基于DDS信號(hào)源外觸發(fā)功能的多機(jī)同步輸出解決方案

關(guān)鍵字： DDS 信號(hào)源觸發(fā) 多機(jī)

AD9956在短波跳頻電臺(tái)頻率源中的應(yīng)用(04-100)

　　跳頻通信是擴(kuò)頻通信的一種主要形式。由于其具有抗干擾、抗截獲的能力，并能做到頻譜資源共享，在當(dāng)前軍事抗干擾通信系統(tǒng)中被廣泛應(yīng)用。跳頻通信系統(tǒng)的一項(xiàng)重要參數(shù)是頻率的跳變速度。它在很多程度上決定了跳頻通信系統(tǒng)抗跟蹤式干擾的能力，這一點(diǎn)在電子對(duì)抗中尤為重要。因此，快速跳頻頻率合成器的設(shè)計(jì)就成為跳頻通信的關(guān)鍵之一。目前頻率合成主有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法。直接模擬合成法利用倍頻、分頻、混頻及濾波，從單一或幾個(gè)參數(shù)頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快(小于100ns)，但是
關(guān)鍵字：中電科 AD9956 DDS

基于DDS的鎖相頻率合成器設(shè)計(jì)

采用DDS內(nèi)插PLL混頻，即DDS輸出與PLL反饋回路中的壓控振蕩器(VCO)輸出混頻，相當(dāng)于用DDS取代多環(huán)頻率臺(tái)成器中的低(細(xì))頻率子環(huán)，電路結(jié)構(gòu)簡(jiǎn)單，在頻率轉(zhuǎn)換速度、分辨率等方面性能優(yōu)良，并且不存在DDS相噪與雜散惡化的問題。本文提出基于該思想的一種VHF段頻率合成器設(shè)計(jì)。
關(guān)鍵字： DDS，鎖相頻率合成器

基于dds的快速跳頻頻率合成器的設(shè)計(jì)

介紹了直接數(shù)字頻率合成（DDS）技術(shù)的工作原理及特點(diǎn)，并給出了基于DDS設(shè)計(jì)快速跳頻頻率合成器的方案。
關(guān)鍵字：跳頻，DDS， AD9952， SPI

基于DDS的鎖相頻率合成器設(shè)計(jì)

采用DDS內(nèi)插PLL混頻，即DDS輸出與PLL反饋回路中的壓控振蕩器(VCO)輸出混頻，相當(dāng)于用DDS取代多環(huán)頻率臺(tái)成器中的低(細(xì))頻率子環(huán)，電路結(jié)構(gòu)簡(jiǎn)單，在頻率轉(zhuǎn)換速度、分辨率等方面性能優(yōu)良，并且不存在DDS相噪與雜散惡化的問題。本文提出基于該思想的一種VHF段頻率合成器設(shè)計(jì)。
關(guān)鍵字： DDS，鎖相頻率合成器

基于DDS的鎖相頻率合成器設(shè)計(jì)

　　1 引言　　現(xiàn)代頻半合成源對(duì)頻率精度、分辨率、轉(zhuǎn)換時(shí)間和頻譜純度等指標(biāo)提出了越來越高的要求。甚高頻(VHF)頻率合成器通常采用多鎖相環(huán)路(PLL)結(jié)構(gòu)，多環(huán)合成器將單環(huán)中的巨大分頻比用多個(gè)環(huán)路來負(fù)擔(dān)，同時(shí)各環(huán)，尤其足主環(huán)的鑒相頻率大幅度提高，從而滿足了鑒相頻率高、分頻比小和分辨率高等要求。但是由于多環(huán)組合的固有特性，尤其是分辨率每提高1個(gè)數(shù)量級(jí)，就要增加一級(jí)子環(huán)路，使得其頻率轉(zhuǎn)換速度低、線路復(fù)雜、可靠性差。　　直接數(shù)字式頻率合成技術(shù)(DDS)的頻率分辨率高、頻率轉(zhuǎn)換速度快。DDS/PLL混合
關(guān)鍵字： DDS 鎖相頻率合成器模擬IC

基于內(nèi)插和QLA技術(shù)的并行DDS的實(shí)現(xiàn)

　　1 引言　　直接數(shù)字頻率合成技術(shù)(Direel Digital FrequencySynthesis，DDS)稱為第三代頻率合成技術(shù)，他利用正弦信號(hào)的相位與時(shí)間呈線性關(guān)系的特性，通過查表的方式得到信號(hào)的瞬時(shí)幅值，從而實(shí)現(xiàn)頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波，而且具有超寬的相對(duì)帶寬，超高的變頻速率，超細(xì)的分辨率以及相位的連續(xù)性和產(chǎn)生任意波形(AWG)的特點(diǎn)。　　目前所使用的大部分DDS結(jié)構(gòu)，在相位累加模塊和相位幅度轉(zhuǎn)換模塊均采用了流水線技術(shù)和某些壓縮算法等，但都不能從根本上解決DDS
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字頻率合成 DDS MCU和嵌入式微處理器

混合仿真下DDS的改進(jìn)研究與實(shí)現(xiàn)

　　1 引言　　DDS(Direct Digital Frequency Synthesis，直接數(shù)字頻率合成器)是一種從相位概念出發(fā)直接合成所需波形的頻率合成技術(shù)。由于DDS具有相對(duì)頻帶寬、頻率分辨率高、頻率變化速度快與相位可連續(xù)線性變化等一系列特點(diǎn)，已被廣泛應(yīng)用于數(shù)字通信系統(tǒng)中。目前，可供用戶選擇的高性能、多功能的專用DDS芯片比較多。然而在某些對(duì)控制方式、置頻速率等方面有特殊要求的場(chǎng)合，設(shè)計(jì)一個(gè)基于高性能FPGA(Field Programming Gate Array，現(xiàn)場(chǎng)可編程門陣列)的D
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DDS 混合仿真 MCU和嵌入式微處理器

基于單片機(jī)和AD9858的4頻點(diǎn)快速跳頻設(shè)計(jì)

　　摘要：在分析了DDS基本原理以及AD9858基本特點(diǎn)的基礎(chǔ)上，介紹了AD9858的送數(shù)方式及單片機(jī)接口程序。給出了利用AD9858內(nèi)部寄存器來實(shí)現(xiàn)跳頻時(shí)間小于50ns的４頻點(diǎn)快速跳頻的具體方法。關(guān)鍵詞：DDS；AD9858；快速跳頻　　在電子系統(tǒng)中，常常需要應(yīng)用頻率合成技術(shù)來實(shí)現(xiàn)跳頻源設(shè)計(jì)。頻率合成指對(duì)一個(gè)高穩(wěn)定的參考頻率進(jìn)行各種技術(shù)處理，以生成一系列穩(wěn)定的頻率輸出。目前應(yīng)用最廣的是鎖相環(huán)（ＰＬＬ）頻率合成技術(shù)，它是通過改變ＰＬＬ中的分頻比Ｎ來實(shí)現(xiàn)跳頻的
關(guān)鍵字： DDS AD9858 快速跳頻 MCU和嵌入式微處理器

基于DDS與MCU的運(yùn)算放大器參數(shù)測(cè)量系統(tǒng)設(shè)計(jì)

引言在現(xiàn)代科研機(jī)構(gòu)電路設(shè)計(jì)、大專院校的電子系統(tǒng)教學(xué)中,集成運(yùn)算放大器作為信號(hào)處理的基本器件,應(yīng)用非常廣泛,準(zhǔn)確的掌握集成運(yùn)放的參數(shù)是進(jìn)行電子系統(tǒng)設(shè)計(jì)的基本前提。為了方便用戶準(zhǔn)確掌握手中運(yùn)放的各項(xiàng)參數(shù),本文提供了一種采用可編程DDS芯片和MCU的測(cè)量系統(tǒng),可自動(dòng)測(cè)量集成運(yùn)放的5項(xiàng)基本參數(shù),以小液晶屏顯示測(cè)量結(jié)果,并可根據(jù)需要打印測(cè)量的結(jié)果,與現(xiàn)有的BJ3195等昂貴測(cè)試儀相比,該測(cè)量系統(tǒng)功能精簡(jiǎn)、操作智能化、人機(jī)接口友好。
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DDS MCU 運(yùn)算放大器嵌入式

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長(zhǎng)，產(chǎn)生各種不同頻率的信號(hào)。他具有一系列的優(yōu)點(diǎn)；較高的頻率分辨率；可以實(shí)現(xiàn)快速的頻率切換；在頻率改變時(shí)能夠保持相位的連續(xù)；很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實(shí)現(xiàn)DDS[1]，專用的DDS芯片產(chǎn)生的信號(hào)波形、功能和控制方式固定，常不能滿足具體需要[2]?？删幊踢壿嬈骷哂衅骷?guī)模大、工作速度快及可編程的硬件特點(diǎn)，并且開發(fā)周期短，易于升級(jí)，因?yàn)榉浅＿m合用于實(shí)現(xiàn)DDS。　　1 DDS的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP Builder DDS FPGA 嵌入式

AD9959簡(jiǎn)化測(cè)控通信系統(tǒng)中多路DDS之間信號(hào)同步設(shè)計(jì)

摘要：給出一種利用AD9959多通道DDS同步特性，簡(jiǎn)化測(cè)控通信系統(tǒng)中多路DDS同步設(shè)計(jì)的方案，與原有方案相比具有控制方式靈活、外圍元件少，性能優(yōu)良等優(yōu)點(diǎn)。關(guān)鍵詞： DDS；同步；AD9959；測(cè)控通信引言近年來，為了提高信息傳輸速率，增強(qiáng)通信抗干擾能力，飛行器測(cè)控通信系統(tǒng)已從統(tǒng)一載波體制向擴(kuò)頻統(tǒng)一測(cè)控通信體制發(fā)展。但是，這種寬帶擴(kuò)頻測(cè)控技術(shù)的應(yīng)用使得同步設(shè)計(jì)成為系統(tǒng)實(shí)現(xiàn)的難點(diǎn)，尤其對(duì)于多頻率源系統(tǒng)，信號(hào)之間的嚴(yán)格同步更為困難。一般情況下，為了獲得多路DDS的同步，設(shè)計(jì)者往往會(huì)使
關(guān)鍵字： 0704_A AD9959 DDS 測(cè)控通信工業(yè)控制同步雜志_設(shè)計(jì)天地工業(yè)控制

基于ISA總線的多路同步DDS信號(hào)源設(shè)計(jì)

介紹了一種基于計(jì)算機(jī)ISA總線、三路同步的DDS信號(hào)源的設(shè)計(jì)。對(duì)信號(hào)源與ISA總線的接口關(guān)系以及多路DDS的同步問題進(jìn)行了討論。測(cè)試結(jié)果表明，該信號(hào)源的各路DDS具有較好的同步關(guān)系和相位噪聲指標(biāo)。
關(guān)鍵字： ISA DDS 總線多路