首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> arm+fpga

高速定點(diǎn)FFT算法的FPGA設(shè)計方案

  • 著重討論基于FPGA的64點(diǎn)高速FFT算法的實現(xiàn)方法。采用高基數(shù)結(jié)構(gòu)和流水線結(jié)構(gòu)，大大提高了FFT處理器的運(yùn)行速度。同時塊浮點(diǎn)結(jié)構(gòu)的引入，也大幅減少了浮點(diǎn)操作占用FPGA器件的資源數(shù)目，兼顧了FPGA高精度、低資源、低功耗的特點(diǎn)。
  • 關(guān)鍵字： 高速FFT算法  高基數(shù)結(jié)構(gòu)  FPGA  流水線結(jié)構(gòu)  

基于Nios II的多媒體廣告系統(tǒng)

  • 電子屏的出現(xiàn)，不僅可以使企業(yè)更全面的展示產(chǎn)品，推廣企業(yè)文化，而且可以滿足不同讀者的需求，改善城市環(huán)境，提升人民生活質(zhì)量，更重要的是廣告能夠更及時、更準(zhǔn)確、更全面的展示自己的新產(chǎn)品，第一時間與消費(fèi)者進(jìn)行溝通，贏得市場，獲取利潤，以及根據(jù)市場動態(tài)更及時更全面的做出市場決策?；谝陨显颍覀儾捎肗ios II軟核設(shè)計了能及時發(fā)布戶外廣告、電子公告的多媒體廣告系統(tǒng)。
  • 關(guān)鍵字： NiosII處理器  多媒體廣告  FPGA  

基于FPGA的實時視頻信號處理平臺的設(shè)計與實現(xiàn)

  • 提出一種基于FPGA 的實時視頻信號處理平臺的設(shè)計方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進(jìn)行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM 存儲器作為幀緩存且通過時序控制器進(jìn)行幀率提高，最后通過VGA 控制模塊對圖像信號進(jìn)行像素放大并在VGA 顯示器上實時顯示。整個設(shè)計使用Verilog HDL 語言實現(xiàn)，
  • 關(guān)鍵字： 實時視頻信號處理  CCD圖像傳感器  FPGA  YCbCr  

FPGA設(shè)計者需要練好5項基本功

  • 在我看來，成為一名說得過去的FPGA設(shè)計者，需要練好5項基本功：仿真、綜合、時序分析、調(diào)試、驗證。
  • 關(guān)鍵字： 設(shè)計流程  仿真  FPGA  綜合  時序分析  

面向FPGA應(yīng)用的電源設(shè)計

  • 近幾年，F(xiàn)PGA 產(chǎn)業(yè)迅速擴(kuò)張，有越來越多的工程師從事著與 FPGA 相關(guān)的設(shè)計和研發(fā)工作。作為任何一款產(chǎn)品都不可或缺的電源，也面臨來自FPGA應(yīng)用的要求和挑戰(zhàn)。一方面是需求的增多，另一方面的技術(shù)指標(biāo)要求的不斷提升，如何幫助工程師輕松完成FPGA產(chǎn)品的電源設(shè)計，讓他們得以將更多的精力投入到核心部分的設(shè)計中，從而縮短設(shè)計周期，成了每個電源廠商要面對的問題。為此，筆者采訪了來自優(yōu)質(zhì)電源產(chǎn)品供應(yīng)商凌力爾特公司的DC/DC μModule 產(chǎn)品市場經(jīng)理Afshin Odabaee，來聽一聽他對面向FPGA應(yīng)用的電
  • 關(guān)鍵字： 靜態(tài)電流  散熱  FPGA  

基于EDA技術(shù)的FPGA設(shè)計

  • 對傳統(tǒng)電子系統(tǒng)設(shè)計方法與現(xiàn)代電子系統(tǒng)設(shè)計方法進(jìn)行了比較，引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列（FPGA）電路，提出現(xiàn)場可編程門陣列（FPGA）是近年來迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐罚ˋSIC），在數(shù)字系統(tǒng)設(shè)計和控制電路中越來越受到重視。介紹了這種電路的基本結(jié)構(gòu)、性能特點(diǎn)、應(yīng)用領(lǐng)域及使用中的注意事項。對基于EDA技術(shù)的FPGA進(jìn)行了展望。指出EDA技術(shù)將是未來電子產(chǎn)品設(shè)計技術(shù)發(fā)展的主要方向。
  • 關(guān)鍵字： 自動化設(shè)計  EDA  FPGA  

基于FPGA的多通道頻率檢測

  • 多通道頻率檢測是當(dāng)前數(shù)字接收機(jī)的一種常用的頻率測量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復(fù)雜的電磁環(huán)境中具有處理多個同時到達(dá)信號的能力。文中給出了基于FPGA來實現(xiàn)多信道頻率測量的具體方案。該方案能夠充分發(fā)揮FP-GA硬件資源豐富的特點(diǎn),并且易于實現(xiàn)并行處理,可大幅度提高系統(tǒng)的處理速度。
  • 關(guān)鍵字： 多信道頻率檢測  頻率截獲  FPGA  

采用EDA或FPGA實現(xiàn)IP保護(hù)

  • 提出一種結(jié)合電子設(shè)計自動化(Electronic Design Automation，簡稱EDA)軟件和FPGA的IP核保護(hù)機(jī)制。通過在EDA工具中加入保護(hù)機(jī)制防止設(shè)計者非授權(quán)使用IP核，在FPGA中加入保護(hù)機(jī)制防止設(shè)計被非法復(fù)制、竊取或篡改。
  • 關(guān)鍵字： IP保護(hù)  EDA  FPGA  

實時圖像小波無損壓縮系統(tǒng)的FPGA實現(xiàn)

  • 將Altera 公司的DE2 多媒體開發(fā)平臺與Terasic 公司的D5M 數(shù)碼相機(jī)開發(fā)套件相結(jié)合，設(shè)計了一套基于小波無損壓縮的實時圖像處理系統(tǒng)。系統(tǒng)采用便于可編程邏輯器件靈活實現(xiàn)的二維整數(shù)5 /3 提升小波變換實現(xiàn)壓縮。為保證圖像的無損壓縮，對邊界數(shù)據(jù)進(jìn)行對稱周期延拓處理。并針對實時處理過程中的大容量數(shù)據(jù)流的存儲問題，應(yīng)用片外存儲資源保存采集和處理過程中的圖像數(shù)據(jù)，有效地降低了片上存儲資源的消耗。測試結(jié)果表明: 系統(tǒng)滿足實時圖像采集、預(yù)處理及無損壓縮的要求。
  • 關(guān)鍵字： 圖像處理  無損壓縮  FPGA  

基于FPGA的H.264幀內(nèi)預(yù)測模塊設(shè)計

  • 提出一種能實時處理的H.264/AVC幀內(nèi)預(yù)測硬件結(jié)構(gòu)。通過對H.264/AVC各個預(yù)測模式的分析，設(shè)計了一個通用運(yùn)算單元，提高了硬件資源的可重用性。采用4個并行運(yùn)算單元計算預(yù)測值，對運(yùn)算比較復(fù)雜的plane模式預(yù)處理，并設(shè)計模式預(yù)測器，加快了系統(tǒng)處理速度。硬件電路結(jié)構(gòu)已通過RTL級仿真及綜合，并在Altera公司的Cyclone II FPGA平臺上進(jìn)行了驗證和測試。
  • 關(guān)鍵字： H.264幀內(nèi)預(yù)測  視頻解碼器  FPGA  

基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計

  • 針對復(fù)雜算法中矩陣運(yùn)算量大,計算復(fù)雜,耗時多,制約算法在線計算性能的問題,從硬件實現(xiàn)角度,研究基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計,實現(xiàn)矩陣并行計算。首先根據(jù)矩陣運(yùn)算的算法分析,設(shè)計了矩陣并行計算的硬件實現(xiàn)結(jié)構(gòu),并在Modelsim中進(jìn)行功能模塊的仿真,然后將功能模塊集成一個自定制組件,并通過Avalon總線與NiosⅡ主處理器通信,作為硬件加速器。最后在FPGA芯片中構(gòu)建SoPC系統(tǒng),并在Altera DE3開發(fā)板中進(jìn)行矩陣實時計算測試。測試結(jié)果驗證了基于FPGA/Nios-Ⅱ矩陣運(yùn)算硬件
  • 關(guān)鍵字： 硬件加速器  矩陣運(yùn)算  FPGA  

TD-LTE綜合測試儀表關(guān)鍵模塊的研究與實現(xiàn)

  • 在對OFDM調(diào)制以及FPGA、DSP、中頻接口進(jìn)行深入研究的基礎(chǔ)上，提出了一種TD-LTE系統(tǒng)中下行鏈路基帶信號發(fā)送的實現(xiàn)方案，在系統(tǒng)的設(shè)計思路和硬件資源上進(jìn)行了優(yōu)化。在實際的硬件環(huán)境下，通過大量測試，驗證了該方案的可行性和有效性。
  • 關(guān)鍵字： TD-LTE  基帶信號發(fā)送  FPGA  

基于FPGA的腦機(jī)接口實時系統(tǒng)

  • 給出了以FPGA為核心，實現(xiàn)基于瞬態(tài)視覺誘發(fā)電位的腦機(jī)接口實時系統(tǒng)的方案。該方案包括腦電采集電路、基于FPGA的VGA視覺刺激器和FPGA開發(fā)板三部分。用FPGA取代計算機(jī)，作為腦機(jī)接口的控制和信息處理器。利用VHDL編程，在FPGA中實時處理采集的腦電信號，提取并識別瞬態(tài)視覺誘發(fā)電位信號，轉(zhuǎn)換為控制命令，反饋給視覺刺激器。實驗結(jié)果表明，本方案可以有效地實現(xiàn)腦機(jī)接口實時系統(tǒng)，并達(dá)到較高的正確率和通信速度。
  • 關(guān)鍵字： 腦機(jī)接口  VGA視覺刺激器  FPGA  

獨(dú)立分量分析中NLPCA-RLS算法IP核的設(shè)計

  • 為解決實時性盲信號分離的問題,基于獨(dú)立分量分析的模型,設(shè)計出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態(tài)機(jī)等進(jìn)行建模,通過Quartus II綜合后在Altera FPGA器件中進(jìn)行硬件仿真。仿真實驗分別采用人工生成的周期信號和真實的語音信號進(jìn)行驗證。實驗結(jié)果表明,該IP核能很好的完成瞬時混合模型中盲信號的分離,具有很強(qiáng)的實用性。
  • 關(guān)鍵字： DSPBuilder  IP核  FPGA  

基于FPGA的鍵盤輸入累計存儲IP核的設(shè)計與驗證

  • 基于FPGA設(shè)計了一款通用鍵盤IP核,該核主要實現(xiàn)對鍵盤輸入信號的計算與存儲功能,并在quartusⅡ環(huán)境下使用VHDL語言,采用自頂向下設(shè)計方式,編輯生成RTL原理圖,并做了相關(guān)的時序仿真驗證。經(jīng)驗證此IP核具有較強(qiáng)的魯棒性和較高的反應(yīng)速度,可作為基礎(chǔ)輸入模塊,為其他模塊提供有力控制輸入與數(shù)據(jù)支持。
  • 關(guān)鍵字： 鍵盤IP核  VHDL  FPGA  
共10123條 131/675 |‹ « 129 130 131 132 133 134 135 136 137 138 » ›|

arm+fpga介紹

您好，目前還沒有人創(chuàng)建詞條arm+fpga!
歡迎您創(chuàng)建該詞條，闡述對arm+fpga的理解，并與今后在此搜索arm+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473