首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

FPGA控制CLC5958型A/D轉換器高速PCI采集

  •  隨著信息技術的發(fā)展,基于微處理器的數字信號處理在測控、通訊、雷達等各個領域得到廣泛的應用。被處理的模擬信號也在向高頻、寬帶方面發(fā)展,但這需要高速、高分辨率的數字采集卡以將模擬信號數字化。美國國家半導體公司新推出的系列高速、高分辨率模/數轉換器(如CLC5958)就非常適用于需要高速、高分辨率的信號采集系統(tǒng)。
  • 關鍵字: CLC5958型  A/D轉換器  FPGA  PCI  

FPGA系統(tǒng)設計的仿真驗證之: 功能仿真和時序仿真的區(qū)別和實現方法

  • 這里我們使用一個波形發(fā)生器作為例子,來說明如何使用Modelsim對Quartus II生成的IP Core和相應的HDL文件進行功能仿真和時序仿真。這個例子里面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣,都是基本的FPGA片上存儲單元,在以后的設計里面會經常使用到。
  • 關鍵字: 仿真驗證  功能仿真  FPGA  時序仿真  

基于EDMA的FPGA與DSP之間圖像高速穩(wěn)定數據傳輸的的設計與實現

  • 設計了在FPGA與DSP之間進行圖像數據傳輸的硬件結構,介紹了EDMA的工作原理、傳輸參數配置和EDMA的傳輸流程。在開發(fā)的實驗平臺上實現了這一傳輸過程。借助TI公司的DSP調試平臺CCS把接收到的圖像數據恢復成圖像,驗證了傳輸過程的正確性和穩(wěn)定性。
  • 關鍵字: EDMA  數據傳輸  FPGA  

FPGA系統(tǒng)設計的仿真驗證之: 仿真測試文件(Testbench)的設計方法

  • 隨著設計量和復雜度的不斷增加,數字設計驗證變得越來越難,所消耗的成本也越來越高。面對這種挑戰(zhàn),驗證工程師必須依靠相應的驗證工具和方法才行。對于大型的設計,比如上百萬門的設計驗證,工程師必須使用一整套規(guī)范的驗證工具;而對于較小的設計,使用具有HDL testbench的仿真器是一個不錯的選擇。
  • 關鍵字: 仿真驗證  仿真測試文件  FPGA  Testbench  

基于D類功率放大的高效率音頻功率放大器設計

  • 為提高功放效率,以適應現代社會高效、節(jié)能和小型化的發(fā)展趨勢,以D類功率放大器為核心,以單片機89C51和可編程邏輯器件(FPGA)進行控制及時數據的處理,實現了對音頻信號的高效率放大。系統(tǒng)最大不失真輸出功率大于1 W,可實現電壓放大倍數1~20連續(xù)可調,并增加了短路保護斷電功能,輸出噪聲低。系統(tǒng)可對功率進行計算顯示,具有4位數字顯示,精度優(yōu)于5%
  • 關鍵字: 音頻放大器  D類功率放大  FPGA  

FPGA設計開發(fā)軟件Quartus II的使用技巧之: 創(chuàng)建工程設計文件

  • Quartus II軟件將工程信息存儲在Quartus II工程配置文件中,如表5.1所示。它包含有關Quartus II工程的所有信息,包括設計文件、波形文件、SignalTap? II文件、內存初始化文件以及構成工程的編譯器、仿真器和軟件構建設置。
  • 關鍵字: QuartusII  編譯器  FPGA  仿真器  

FPGA設計開發(fā)軟件Quartus II的使用技巧之:Quartus II軟件基礎介紹

  • Quartus II設計軟件是Altera提供的完整的多平臺設計環(huán)境,能夠直接滿足特定設計需要,為可編程芯片系統(tǒng)(SOPC)提供全面的設計環(huán)境。Quartus II軟件含有FPGA和CPLD設計所有階段的解決方案。
  • 關鍵字: QuartusII  Max+PlusII  FPGA  

硬件描述語言Verilog HDL設計進階之:使用函數實現簡單的處理器

  • 本實例使用Verilog HDL設計一個簡單8位處理器,可以實現兩個8位操作數的4種操作。在設計過程中,使用了函數調用的設計方法。
  • 關鍵字: VerilogHDL  函數  處理器  FPGA  

硬件描述語言Verilog HDL設計進階之:自動轉換量程頻率計控制器

  • 本實例使用Verilog HDL設計一個可自動轉換量程的頻率計控制器。在設計過程中,使用了狀態(tài)機的設計方法,讀者可根據綜合實例6的流程將本實例的語言設計模塊添加到自己的工程中。
  • 關鍵字: VerilogHDL  頻率計控制器  FPGA  

基于PXI總線的航天設備測試用高精度恒流源的設計與實現

  • 給出了一種基于PXI總線的高精度恒流源的實現方法,介紹了其電路各個組成部分。測量結果其精度和分辨率均為15.7位,可應用于要求高精度的測試系統(tǒng)。
  • 關鍵字: 高精度恒流源  PXI總線  FPGA  

硬件描述語言Verilog HDL設計進階之: 典型實例-狀態(tài)機應用

  • 狀態(tài)機設計是HDL設計里面的精華,幾乎所有的設計里面都或多或少地使用了狀態(tài)機的思想。狀態(tài)機,顧名思義,就是一系列狀態(tài)組成的一個循環(huán)機制,這樣的結構使得編程人員能夠更好地使用HDL語言,同時具有特定風格的狀態(tài)機也能提高程序的可讀性和調試性。
  • 關鍵字: VerilogHDL  狀態(tài)機  FPGA  

硬件描述語言Verilog HDL設計進階之: 邏輯綜合的原則以及可綜合的代碼設計風格

  • 用always塊設計純組合邏輯電路時,在生成組合邏輯的always塊中,參與賦值的所有信號都必須有明確的值,即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
  • 關鍵字: VerilogHDL  邏輯綜合  FPGA  

基于FPGA的可配置判決反饋均衡器的設計

  • 在移動通信和高速無線數據通信中,多徑效應和信道帶寬的有限性以及信道特性的不完善性導致數據傳輸時不可避免的產生碼間干擾,成為影響通信質量的主要因素,而信道的均衡技術可以消除碼間干擾和噪聲,并減少誤碼率。其中判決反饋均衡器(DFE)是一種非常有效且應用廣泛得對付多徑干擾得措施。
  • 關鍵字: 無線數據通訊  可配置均衡器  FPGA  

Verilog HDL基礎之:實例5 交通燈控制器

  • 本實例通過Verilog HDL語言設計一個簡易的交通等控制器,實現一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。
  • 關鍵字: VerilogHDL  華清遠見  FPGA  交通燈控制器  

基于FPGA的CAN總線轉換USB接口的設計方案

  • 這里以CAN總線通信接口為例,詳細論述了基于FPGA的CAN總線轉換USB接口的設計方案。
  • 關鍵字: 光電隔離  CAN總線轉換器  FPGA  
共6769條 80/452 |‹ « 78 79 80 81 82 83 84 85 86 87 » ›|

asic-to-fpga介紹

您好,目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473