bluetooth le soc 文章進(jìn)入bluetooth le soc技術(shù)社區(qū)

淺談存儲(chǔ)器體系結(jié)構(gòu)的未來(lái)發(fā)展趨勢(shì)

淺談存儲(chǔ)器體系結(jié)構(gòu)的未來(lái)發(fā)展趨勢(shì)-對(duì)存儲(chǔ)器帶寬的追求成為系統(tǒng)設(shè)計(jì)最突出的主題。SoC設(shè)計(jì)人員無(wú)論是使用ASIC還是FPGA技術(shù)，其思考的核心都是必須規(guī)劃、設(shè)計(jì)并實(shí)現(xiàn)存儲(chǔ)器。系統(tǒng)設(shè)計(jì)人員必須清楚的理解存儲(chǔ)器數(shù)據(jù)流模式，以及芯片設(shè)計(jì)人員建立的端口。即使是存儲(chǔ)器供應(yīng)商也面臨DDR的退出，要理解系統(tǒng)行為，以便找到持續(xù)發(fā)展的新方法。
關(guān)鍵字：存儲(chǔ)器 SOC DRAM

智能傳感器的藍(lán)牙協(xié)議棧與SoC結(jié)構(gòu)解析

智能傳感器的藍(lán)牙協(xié)議棧與SoC結(jié)構(gòu)解析-本文通過對(duì)藍(lán)牙協(xié)議棧結(jié)構(gòu)的討論，提出一個(gè)嵌入式SoC 器件結(jié)構(gòu)。這個(gè)嵌入式SoC 器件是一種具有藍(lán)牙通信功能的SoC 器件;SoC 中的CPU 對(duì)用戶開放，用戶可以使用這種結(jié)構(gòu)的SoC 器件實(shí)現(xiàn)智能傳感器或控制器單元。
關(guān)鍵字：協(xié)議棧 SOC 傳感器技術(shù)

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？-我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎？或ASIC是SoC嗎？ASIC和ASSP之間的區(qū)別是什么？以及高端FPGA應(yīng)該歸類為SoC嗎？
關(guān)鍵字： FPGA SoC ASSP ASIC

FPGA電源設(shè)計(jì)有哪幾個(gè)步驟

FPGA電源設(shè)計(jì)有哪幾個(gè)步驟-現(xiàn)場(chǎng)可編程門陣列（FPGA）被發(fā)現(xiàn)在眾多的原型和低到中等批量產(chǎn)品的心臟。 FPGA的主要優(yōu)點(diǎn)是在開發(fā)過程中的靈活性，簡(jiǎn)單的升級(jí)路徑，更快地將產(chǎn)品推向市場(chǎng)，并且成本相對(duì)較低。一個(gè)主要缺點(diǎn)是復(fù)雜，用FPGA往往結(jié)合了先進(jìn)的系統(tǒng)級(jí)芯片（SoC）。
關(guān)鍵字： FPGA 電源設(shè)計(jì) SoC

Mali GPU編程特性及二維浮點(diǎn)矩陣運(yùn)算并行優(yōu)化詳解

Mali GPU編程特性及二維浮點(diǎn)矩陣運(yùn)算并行優(yōu)化詳解-本文針對(duì)Mali-T604 GPU論述了基于OpenCL的Linux平臺(tái)上進(jìn)行通用計(jì)算并行優(yōu)化的方法，論述了Mali-T604 GPU的硬件特點(diǎn)，并基于OpenCL設(shè)計(jì)了二維矩陣乘法的并行方案，在Mali-T604上獲得了驚人的加速比，結(jié)果表明Mali GPU對(duì)于龐大輸入量的計(jì)算密集型高度可數(shù)據(jù)并行化通用計(jì)算問題有顯著的加速能力，且并行優(yōu)化結(jié)果正確可靠。
關(guān)鍵字： Linux OpenCL SoC

報(bào)告：半導(dǎo)體IP市場(chǎng)價(jià)值到2023年將達(dá)6.22萬(wàn)億美元

　　根據(jù)新的研究報(bào)告“IP設(shè)計(jì)IP(IP處理器IP，接口IP，內(nèi)存IP)”顯示，半導(dǎo)體知識(shí)產(chǎn)權(quán)市場(chǎng)預(yù)計(jì)到2023年將達(dá)到6.22萬(wàn)億美元，2017 - 2023年之間的復(fù)合年增長(zhǎng)率為4.87% 。驅(qū)動(dòng)這個(gè)市場(chǎng)的主要因素包括消費(fèi)電子行業(yè)的多核技術(shù)的進(jìn)步，以及對(duì)現(xiàn)代SoC設(shè)計(jì)的需求增加，導(dǎo)致市場(chǎng)增長(zhǎng)，以及對(duì)連接設(shè)備的需求也不斷增長(zhǎng)。　　消費(fèi)電子在預(yù)測(cè)期間占據(jù)半導(dǎo)體IP市場(chǎng)的最大份額　　各地區(qū)消費(fèi)電子產(chǎn)品的使用量的增加正在推動(dòng)消費(fèi)電子行業(yè)半導(dǎo)體IP市場(chǎng)的增長(zhǎng)。此外，APAC和Ro
關(guān)鍵字： IP SoC

基于SoC的雙目視覺ADAS解決方案

基于SoC的雙目視覺ADAS解決方案-相比于單目視覺，雙目視覺（Stereo Vision）的關(guān)鍵區(qū)別在于可以利用雙攝像頭從不同角度對(duì)同一目標(biāo)成像，從而獲取視差信息，推算目標(biāo)距離。
關(guān)鍵字： cpu soc 恩智浦

藍(lán)牙配對(duì)第二篇：密鑰生成方法

藍(lán)牙配對(duì)第二篇：密鑰生成方法-低功耗的藍(lán)牙配對(duì)特性交換讓連接的發(fā)起設(shè)備和響應(yīng)設(shè)備雙方都能夠獲悉彼此的配對(duì)特性?？蓡⒂玫呐鋵?duì)特性有：OOB(Out-of-Band)數(shù)據(jù)標(biāo)志位；MITM(Man-in-the-Middle)標(biāo)志位；SC—低功耗安全連接(LE Secure Connection)標(biāo)志位；IO Cap—IO功能。
關(guān)鍵字： Bluetooth 藍(lán)牙無(wú)線技術(shù)

一文讀懂SIP與SOC封裝技術(shù)

一文讀懂SIP與SOC封裝技術(shù)-從集成度而言，一般情況下， SOC 只集成 AP 之類的邏輯系統(tǒng)，而 SIP 集成了AP+mobileDDR，某種程度上說(shuō) SIP=SOC+DDR，隨著將來(lái)集成度越來(lái)越高， emmc也很有可能會(huì)集成到 SIP 中。從封裝發(fā)展的角度來(lái)看，因電子產(chǎn)品在體積、處理速度或電性特性各方面的需求考量下， SOC 曾經(jīng)被確立為未來(lái)電子產(chǎn)品設(shè)計(jì)的關(guān)鍵與發(fā)展方向。但隨著近年來(lái) SOC生產(chǎn)成本越來(lái)越高，頻頻遭遇技術(shù)障礙，造成 SOC 的發(fā)展面臨瓶頸，進(jìn)而使 SIP 的發(fā)展越來(lái)越被業(yè)界重視。
關(guān)鍵字： SIP SOC applewatch 摩爾定律

FinFET存儲(chǔ)器的設(shè)計(jì)挑戰(zhàn)以及測(cè)試和修復(fù)方法

FinFET存儲(chǔ)器的設(shè)計(jì)挑戰(zhàn)以及測(cè)試和修復(fù)方法-現(xiàn)在，隨著FinFET存儲(chǔ)器的出現(xiàn)，需要克服更多的挑戰(zhàn)。這份白皮書涵蓋：FinFET存儲(chǔ)器帶來(lái)的新的設(shè)計(jì)復(fù)雜性、缺陷覆蓋和良率挑戰(zhàn)；怎樣綜合測(cè)試算法以檢測(cè)和診斷FinFET存儲(chǔ)器具體缺陷；如何通過內(nèi)建自測(cè)試（BIST）基礎(chǔ)架構(gòu)與高效測(cè)試和維修能力的結(jié)合來(lái)幫助保證FinFET存儲(chǔ)器的高良率。
關(guān)鍵字： FinFET存儲(chǔ)器 SoC STAR存儲(chǔ)器

裸機(jī)AMP(非對(duì)稱多進(jìn)程處理模式)

裸機(jī)AMP(非對(duì)稱多進(jìn)程處理模式)-在上一篇博客中，我們已經(jīng)將Zynq SoC啟動(dòng)并運(yùn)行起來(lái)，在AMP（非對(duì)稱多進(jìn)程處理）模式下使用了兩個(gè)ARM Cortex-A9 MPCore處理器，然而因?yàn)樯弦黄┛鸵呀?jīng)相當(dāng)長(zhǎng)了，我沒有詳細(xì)的介紹軟件方面的工程細(xì)節(jié)。
關(guān)鍵字： AMP Zynq SoC

在Zynq SoC上實(shí)現(xiàn)雙核非對(duì)稱的多進(jìn)程處理模式

在Zynq SoC上實(shí)現(xiàn)雙核非對(duì)稱的多進(jìn)程處理模式-在我的上一篇博客中我介紹了利用Zynq SoC上的兩個(gè)ARM Cortex-A9 MPCore處理器執(zhí)行不同的任務(wù)程序，實(shí)現(xiàn)非對(duì)稱的多進(jìn)程處理模式的概念。
關(guān)鍵字： Zynq SoC ARM

FPGA開發(fā)基本流程

FPGA開發(fā)基本流程-FPGA是可編程芯片，因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、存儲(chǔ)器、輸入輸出接口電路以及其他設(shè)備，軟件即是相應(yīng)的HDL程序以及最新才流行的嵌入式C程序。
關(guān)鍵字： FPGA 微電子 SOC

每年增長(zhǎng)10億設(shè)備，Bluetooth mesh觸發(fā)新機(jī)遇

　　去年年底，藍(lán)牙技術(shù)聯(lián)盟(SIG)推出藍(lán)牙5(Bluetooth 5)，在性能上實(shí)現(xiàn)了兩倍速度提升，四倍距離提升和八倍廣播數(shù)據(jù)量提升。到了今年9月份，藍(lán)牙技術(shù)聯(lián)盟宣布藍(lán)牙開始全面支持mesh網(wǎng)狀網(wǎng)絡(luò)，藍(lán)牙5和mesh網(wǎng)絡(luò)技術(shù)結(jié)合后，可謂如虎添翼，實(shí)現(xiàn)了從點(diǎn)對(duì)點(diǎn)到多對(duì)多的擴(kuò)展，具有多渠道廣播功能，使得藍(lán)牙可以用于樓宇、工業(yè)、商業(yè)等更廣泛的領(lǐng)域。　　Bluetooth Mesh帶來(lái)新機(jī)遇　　最初，藍(lán)牙應(yīng)用在音頻、PC外設(shè)等領(lǐng)域，隨著物聯(lián)網(wǎng)產(chǎn)業(yè)的快速發(fā)展，藍(lán)牙技術(shù)不斷升級(jí)，應(yīng)用從智能硬件、智能家居到樓
關(guān)鍵字： Bluetooth SIG

意法半導(dǎo)體Bluetooth? Mesh網(wǎng)狀網(wǎng)軟件開發(fā)工具套件加快智能互聯(lián)照明及自動(dòng)化產(chǎn)品的問世

　　橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商意法半導(dǎo)體(STMicroelectronics，簡(jiǎn)稱ST;紐約證券交易所代碼：STM)發(fā)布新款藍(lán)牙軟件開發(fā)工具，讓開發(fā)人員能夠使用最新的 Bluetooth? 無(wú)線聯(lián)網(wǎng)技術(shù)開發(fā)智能互聯(lián)產(chǎn)品，推動(dòng)下一代手機(jī)控制式產(chǎn)品的創(chuàng)新。　　藍(lán)牙技術(shù)聯(lián)盟(SIG)的標(biāo)準(zhǔn)化工作最近取得了巨大進(jìn)展，新發(fā)布的Bluetooth 5藍(lán)牙標(biāo)準(zhǔn)收錄了無(wú)線網(wǎng)狀網(wǎng)技術(shù)，讓大量的設(shè)備能夠相互通信并直接與手機(jī)通信。目前市面在售的智能手機(jī)都可以連接藍(lán)牙網(wǎng)狀網(wǎng)內(nèi)設(shè)備
關(guān)鍵字：意法半導(dǎo)體 Bluetooth