首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> chiplet phy designer

chiplet phy designer 文章 進入chiplet phy designer技術社區(qū)

2023芯和半導體用戶大會 | AI, HPC, Chiplet生態(tài)聚會

  • 2023芯和半導體用戶大會以“極速智能，創(chuàng)見未來”為主題，以“系統(tǒng)設計分析”為主線，以“芯和Chiplet EDA設計分析全流程EDA平臺”為旗艦，包含主旨演講和技術分論壇兩部分，主題涵蓋芯片半導體與高科技系統(tǒng)領域的眾多前沿技術、成功應用與生態(tài)合作方面的最新成果。  
  • 關鍵字： 芯和半導體  AI  HPC  Chiplet  

(2023.10.7)半導體周要聞－莫大康

  • 半導體周要聞2023.9.28-2023.10.61. 英特爾決戰(zhàn)2nm，4年追趕5代制程，與臺積電維持競合關系明年底，英特爾將推進至18Ａ制程，挑戰(zhàn)臺積電2nm制程，并將用于2025年推出的服務器處理器產(chǎn)品上。英特爾認為，屆時將用比超微更佳的制程奪回市場。臺積電則預計于2025年量產(chǎn)2nm制程芯片?；粮裥嬗⑻貭栂乱淮瞥?0Ａ將在明年上半年推出。A代表埃米，一埃米是10分之1nm，20Ａ代表的即是2nm制程。由于電晶體的體積極小，因此，英特爾將改采用GAA（閘極全環(huán)電晶體）技術設計的新型電晶體「Ri
  • 關鍵字： 臺積電  chiplet  英特爾  

IP 廠商想要抬高「天花板」

  • Arm 成功上市，上市當天股價飆升近 25%。
  • 關鍵字： IP  Chiplet  

英特爾展示全球首款基于UCIe連接的Chiplet CPU

  • 英特爾 CEO 帕特·基辛格：英特爾正在開創(chuàng)人工智能電腦的新時代。
  • 關鍵字： 英特爾  Chiplet  

薈聚兩大代工廠最尖端工藝：英特爾展示全球首款基于 UCIe 連接的 Chiplet 芯片，代號 Pike Creek

  • IT之家 9 月 20 日消息，英特爾 CEO 帕特?基辛格 (Pat Gelsinger) 在 Innovation 2023 活動上展示了全球首款基于 UCIe 連接 Chiplet（芯粒）的處理器。這顆代號為“Pike Creek”的測試芯片薈聚了兩大代工廠最尖端工藝，包括基于 Intel 3 工藝的 Intel UCIe IP 小芯片，以及 TSMC N3E 的 Synopsys（新思科技）UCIe IP 小芯片，兩個小芯片之間則通過英特爾 EMIB 接口進行通信。UCIe（U
  • 關鍵字： 英特爾  Chiplet  

Valens符合MIPI A-PHY標準的VA7000芯片組賦能應用于高級駕駛輔助系統(tǒng)的雷達連接技術的轉(zhuǎn)型

  • 家在音視頻領域和汽車市場領先的高性能連接方案供應商Valens Semiconductor（以下簡稱Valens）宣布將在2023年布魯塞爾汽車傳感技術展覽會上展示其汽車解決方案以及其技術如何改革高速傳感器連接方法。屆時，Valens將攜手Smart Radar System（SRS）聯(lián)合展示一項專注于先進駕駛輔助系統(tǒng)的新一代集中式雷達和傳感器融合功能，其中Valens VA7000芯片搭載于SRS的軟件定義成像雷達中。VA7000芯片這一組合解決方案為汽車行業(yè)帶來了顯著優(yōu)勢，例如能夠使用體積更小的雷達和
  • 關鍵字： Valens  MIPI A-PHY  高級駕駛輔助系統(tǒng)  雷達連接技術  

英特爾 Chiplet 戰(zhàn)略加速 FPGA 開發(fā)

  • Chiplet 使英特爾 PSG 能夠為其 FPGA 添加許多新功能
  • 關鍵字： Chiplet  英特爾  

Achronix幫助用戶基于Speedcore eFPGA IP來構建Chiplet

  • 高性能FPGA芯片和嵌入式FPGA IP（eFPGA?IP）領域內(nèi)的先鋒企業(yè)Achronix半導體公司日前宣布：為幫助用戶利用先進的Speedcore eFPGA IP來構建先進的chiplet解決方案，公司開通專用網(wǎng)頁介紹相關技術，以幫助用戶快速構建新一代高靈活性、高性價比的chiplet產(chǎn)品， chiplet設計和開發(fā)人員可以透過該公司網(wǎng)站獲得有關Speedcore eFPGA IP的全面支持。中國客戶亦可以通過Achronix在中國的服務團隊得到同樣的支持。Speedcore??
  • 關鍵字： Achronix  FPGA  Chiplet  

AI熱潮下，芯片制造商將芯片堆疊起來，就像搭積木

  • 7月11日消息，人工智能熱潮推動芯片制造商加速堆疊芯片設計，就像高科技的樂高積木一樣。業(yè)內(nèi)高管稱，這種所謂的Chiplet（芯粒）技術可以更輕松地設計出更強大的芯片，它被認為是集成電路問世60多年以來最重要的突破之一。IBM研究主管達里奧·吉爾（Darío Gil）在接受采訪時表示：“封裝和Chiplet技術是半導體的未來重要組成部分?！薄跋啾扔趶牧汩_始設計一款大型芯片，這種技術更加強大?！比ツ?，AMD、英特爾、微軟、高通、三星電子和臺積電等科技巨頭組成了一個聯(lián)盟，旨在制定Chiplet設計標準。英偉達，
  • 關鍵字： AI  芯片制造  Chiplet  臺積電  人工智能  

泰瑞達亮相SEMICON China：解讀異構集成和Chiplet時代下，測試行業(yè)的機遇與挑戰(zhàn)

  • 2023年7月3日，中國 北京訊 —— 全球先進的自動測試設備供應商泰瑞達（NASDAQ:TER）宣布，受邀出席了SEMICON China 2023同期舉辦的“先進封裝論壇 - 異構集成”活動。在活動中，泰瑞達Complex SOC事業(yè)部亞太區(qū)總經(jīng)理張震宇發(fā)表題為《異構集成和Chiplet時代下，芯片測試行業(yè)的機遇與挑戰(zhàn)》的精彩演講，生動介紹泰瑞達對于先進封裝，在質(zhì)量和成本之間找到平衡和最優(yōu)方案的經(jīng)驗和見解。 SEMICON China是中國最重要的半導體行業(yè)盛事之一，見證中國半導體制造業(yè)的茁
  • 關鍵字： 泰瑞達  SEMICON China  異構集成  Chiplet  

Rambus高速GDDR6 PHY打通AI應用的數(shù)據(jù)瓶頸

  • 幾年前當AI剛開始流行之時，很多人預測AI應用最大的瓶頸將是存儲器的讀取和寫入速度，這會嚴重影響訓練和推斷的效率，以及做出相應反饋的速度。特別是2023年以來，以ChatGPT為代表的生成式AI讓人們看到了智能世界的無限可能，而如何有效地采集、存儲、傳輸、處理數(shù)據(jù)和模型則成為實現(xiàn)高質(zhì)量AI的關鍵，這就需要高速傳輸技術的革新。 無論是云端AI訓練還是向網(wǎng)絡邊緣轉(zhuǎn)移的AI推理，都需要高帶寬、低時延的內(nèi)存。鑒于GPU已經(jīng)成為目前人工智能訓練和推理中的核心處理單元，邁向高性能GDDR6內(nèi)存接口已是大勢所趨。近日，
  • 關鍵字： Rambus  高速GDDR6  PHY  AI  

POWERSTAGE-DESIGNER 適用于常用開關模式電源的 Power Stage Designer? 軟件工具

  • 概述Power Stage Designer 是一款基于 Java 的工具，可根據(jù)用戶輸入計算 21 種拓撲的電壓和電流，有助于加快電源設計。另外，Power Stage Designer 包含波特圖繪圖工具和具有各種功能的實用工具箱，讓電源設計更簡單。這款工具可以非?？焖俚亻_始全新的電源設計，因為所有計算都是實時執(zhí)行的?！ぁ癟opology”窗口 – 根據(jù)輸入?yún)?shù)提供拓撲信息和元件波形·Loop Calculator – 有助于確定不同拓撲的補償網(wǎng)絡·Load Step Calculator –
  • 關鍵字： TI  開關模式電源  Power Stage Designer  

Arasan宣布立即推出第二代MIPI D-PHY

  • Arasan Chip Systems宣布立即推出其第二代MIPI D-PHY IP產(chǎn)品，支持MIPI D-PHY v1.1，速度高達1.5gbps，支持MIPI D-PHY v1.2，速度高達2.5gbps，用于GlobalFoundries 22nm SoC設計，重新設計了超低功耗和面積。這兩款產(chǎn)品的獨特之處在于MIPI D-PHY IP v1.1 IP針對可穿戴設備和物聯(lián)網(wǎng)顯示應用的超低功率進行了進一步優(yōu)化，這些應用的小型低分辨率屏幕需要最小的吞吐量，但功率至關重要。 D-PHY IP
  • 關鍵字： Arasan  MIPI D-PHY  

開始使用 Power Stage Designer 的 13 個理由

  • 十多年來，德州儀器 (TI) 的 Power Stage Designer? 工具一直是一款出色的設計工具，可協(xié)助電氣工程師計算不同電源拓撲的電流和電壓。我認為，利用這款工具可以輕松開始全新的電源設計，因為它可以實時執(zhí)行各種計算，并為您提供直接反饋。 我們最新版本的 Power Stage Designer 在其現(xiàn)有功能集之上添加了一個新拓撲和兩個新的設計功能，可幫助您進一步縮短開發(fā)電源的設計時間。 新工具包含場效應晶體管 (FET) 損耗計算器、并聯(lián)電容器的電流共享計算器、交流/直流
  • 關鍵字： Power Stage Designer  德州儀器  
共183條 3/13 « 1 2 3 4 5 6 7 8 9 10 » ›|

chiplet phy designer介紹

您好，目前還沒有人創(chuàng)建詞條chiplet phy designer!
歡迎您創(chuàng)建該詞條，闡述對chiplet phy designer的理解，并與今后在此搜索chiplet phy designer的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473