cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

京微雅格：越走越好的國(guó)產(chǎn)FPGA生存之路

　　015年 3月 17日至 19 日，京微雅格(北京)科技有限公司參加了在上海舉行的 2015慕尼黑上海電子展?；顒?dòng)期間，京微雅格將展示其FPGA產(chǎn)品在多個(gè)市場(chǎng)領(lǐng)域的應(yīng)用方案，包括消費(fèi)電子、智能家居、金融安全、機(jī)器人、物聯(lián)網(wǎng)、汽車電子等。　　FPGA芯片被稱為“萬能芯片”，它和專業(yè)集成電路的區(qū)別就在于：從技術(shù)角度來說，它是一種可以編程的產(chǎn)品，在不改變芯片本身硬件組成的情況下可以反復(fù)使用。根據(jù)市場(chǎng)變化，在同樣的載體上實(shí)現(xiàn)不同功能，而且不用更改硬件載體。聽起來很美好，但研發(fā)起來很
關(guān)鍵字：京微雅格 FPGA

Altera參加OFC 2015，在其Arria 10 FPGA上展示引人注目的200G和400G OTN解決方案

　　Altera公司在OFC 2015上為光傳送網(wǎng)展示了兩款產(chǎn)品，采用了Arria® 10 FPGA設(shè)計(jì)實(shí)現(xiàn)：Altera SoftSilicon® 400G轉(zhuǎn)發(fā)器/復(fù)用轉(zhuǎn)發(fā)器(TPO516)和Altera SoftSilicon單芯片20通道任意速率映射器 (TPOC226)，支持分段和重組(SAR)功能。系統(tǒng)規(guī)劃人員設(shè)計(jì)高級(jí)ODU交叉連接系統(tǒng)來處理基于OTN的傳送功能時(shí)，該產(chǎn)品幫助他們降低了復(fù)雜度?；贏ltera的20 nm Arria 10 FPGA——并提
關(guān)鍵字： Altera FPGA

FPGA電源系統(tǒng)設(shè)計(jì)能夠采用并行工程嗎?

　　在開發(fā)過程一開始時(shí)，如果設(shè)計(jì)人員就能夠滿足基于FPGA的設(shè)計(jì)對(duì)電源的要求和約束，這對(duì)于系統(tǒng)的最終實(shí)現(xiàn)而言是很大的競(jìng)爭(zhēng)優(yōu)勢(shì)。但是，雖然技術(shù)文獻(xiàn)在這方面進(jìn)行了大量的介紹，目前基于FPGA的系統(tǒng)中是否有不實(shí)用或者很難實(shí)現(xiàn)的東西導(dǎo)致做不到這一點(diǎn)?盡管可以使用各種開發(fā)工具，例如特別針對(duì)FPGA工程的早期功耗估算器和功耗分析器等，電源設(shè)計(jì)人員最好能夠在設(shè)計(jì)早期階段，考慮電源系統(tǒng)的最差情況，而不是最佳情況，這是因?yàn)樵谟布O(shè)計(jì)完成之后，測(cè)量功耗之前，動(dòng)態(tài)負(fù)載需求還有很大的不確定性，會(huì)在靜態(tài)低電流狀態(tài)和全速工作狀態(tài)之間
關(guān)鍵字： FPGA 電源系統(tǒng)

用FPGA來加速采用OpenCL的多功能打印機(jī)圖像處理

　　在高性能計(jì)算、娛樂和科學(xué)計(jì)算市場(chǎng)，OpenCL的采用在持續(xù)增長(zhǎng)。OpenCL的靈活性和便攜性使之成為了一個(gè)開發(fā)圖像處理應(yīng)用的優(yōu)秀平臺(tái)。然而，OpenCL尚未應(yīng)用到硬拷貝打印機(jī)和多功能打印機(jī)(MFP)市場(chǎng)。傳統(tǒng)上，打印機(jī)/MFP市場(chǎng)使用全定制系統(tǒng)級(jí)芯片(SoC或ASIC)、專用集成電路進(jìn)行圖像處理。在本文中，我們探討了配合Altera SoC FPGA(現(xiàn)場(chǎng)可編程門陣列)的OpenCL在核心MFP圖像處理流水線中的應(yīng)用。核心圖像處理流水線以每分鐘大于90頁信紙大小的全色RGB持續(xù)速率運(yùn)行，圖像分辨率為6
關(guān)鍵字： FPGA OpenCL

中頻軟件無線電系統(tǒng)的FPGA實(shí)現(xiàn)方案

　　一、引言 　　現(xiàn)代通信技術(shù)、微電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，促進(jìn)了無線通信技術(shù)從數(shù)字化走向軟件化。軟件無線電的出現(xiàn)掀起了無線通信技術(shù)的又一次革命，它已經(jīng)成為目前通信領(lǐng)域中最為重要的研究方向之一。所謂軟件無線電，是指構(gòu)造一個(gè)通用的、可重復(fù)編程的硬件平臺(tái)，使其工作頻段、調(diào)制解調(diào)方式、業(yè)務(wù)種類、數(shù)據(jù)速率與格式、控制協(xié)議等都可以進(jìn)行重構(gòu)和控制，選用不同的軟件模塊就可以實(shí)現(xiàn)不同類型和功能的無線電臺(tái)，其核心思想是在盡可能靠近天線的地方使用寬帶A/D和D/A變換器，并盡可能地用軟件來定義無線功能[1]。
關(guān)鍵字： FPGA 無線電

認(rèn)知無線電中的寬帶頻譜感知技術(shù)的FPGA實(shí)現(xiàn)

　　軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動(dòng)后，由硬件到軟件的第三次變革。簡(jiǎn)單地說，軟件無線電就是一種基于通用硬件平臺(tái)，并通過軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可重構(gòu)可編程的無線電系統(tǒng)。軟件無線電的關(guān)鍵思想是，將AD(DA)盡可能靠近天線和用軟件來完成盡可能多的無線電功能。　　蜂窩移動(dòng)通信系統(tǒng)已經(jīng)發(fā)展到第三代，3G系統(tǒng)進(jìn)入商業(yè)運(yùn)行一方面需要解決不同標(biāo)準(zhǔn)的系統(tǒng)間的兼容性;另一方面要求系統(tǒng)具有高度的靈活性和擴(kuò)展升級(jí)能力，軟件無線電技術(shù)無疑是最好的解決方案。用ASI
關(guān)鍵字：無線電 FPGA

10個(gè)心率監(jiān)控裝置設(shè)計(jì)方案，包括電路圖原理圖等

　　心率監(jiān)控器是一款用于監(jiān)測(cè)人體心跳速率的器件。心率的單位是bpm(每分鐘心跳數(shù))。人體的心跳速率根據(jù)其日常身體活動(dòng)、睡眠和基本健康狀況的不同而有所差別。本文為大家介紹幾種心率計(jì)及心率監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)，供大家使用參考。　　基于EFM32TG840的便攜式心率計(jì)的設(shè)計(jì)方案　　在消費(fèi)電子領(lǐng)域，便攜式電子產(chǎn)品由于體積小、質(zhì)量輕的特點(diǎn)越來越受到消費(fèi)者的喜愛，已成為人們生活中不可缺少的部分?；谶@個(gè)思路，我們?cè)O(shè)計(jì)了一款便攜式心率計(jì)，它可以替代用脈搏聽診器等進(jìn)行測(cè)量的傳統(tǒng)方法，使用非常方便。　　一種便攜式單
關(guān)鍵字： FPGA VHDL

基于FPGA的數(shù)字式心率計(jì)系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

　　心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備，實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數(shù)在測(cè)量時(shí)都是必要的。　　測(cè)量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時(shí)間間隔內(nèi)計(jì)算R波(或脈搏波)的脈沖個(gè)數(shù)，然后將脈沖計(jì)數(shù)乘以一個(gè)適當(dāng)?shù)某?shù)測(cè)量心率的。這種方法的缺點(diǎn)是測(cè)量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測(cè)量相鄰R波之間的時(shí)間
關(guān)鍵字： FPGA 心率計(jì)

小梅哥和你一起深入學(xué)習(xí)FPGA之點(diǎn)亮LED燈（下）

　　七、測(cè)試平臺(tái)設(shè)計(jì) 　　本實(shí)驗(yàn)主要對(duì)LED的輸出和輸入與復(fù)位的關(guān)系進(jìn)行測(cè)試仿真，通過仿真，即可驗(yàn)證設(shè)計(jì)的正確性和合理性。相關(guān)testbench的代碼如下：　　以下是代碼片段：　　`timescale 1ns/1ns 　　module LED_Driver_tb; 　　reg Rst_n; 　　reg [3:0] Sig; 　　wire [3:0] Led; 　　LED_Driver 　　#( /*參數(shù)例化*/ 　　.Width (4) 　　) 　　LED_Driver_in
關(guān)鍵字： FPGA LED

小梅哥和你一起深入學(xué)習(xí)FPGA之點(diǎn)亮LED燈（上）

　　在之前更新的目錄里面，并沒有安排這個(gè)實(shí)驗(yàn)，第一個(gè)實(shí)驗(yàn)應(yīng)該是獨(dú)立按鍵的檢測(cè)與消抖?？墒牵?dāng)小梅哥來做按鍵消抖的實(shí)驗(yàn)時(shí)，才發(fā)現(xiàn)沒有做基本的輸出設(shè)備，因此按鍵檢測(cè)的結(jié)果無法直觀的展示出來。也算是為后續(xù)實(shí)驗(yàn)做鋪墊吧，第一個(gè)實(shí)驗(yàn)就安排成了點(diǎn)亮LED燈。　　一、實(shí)驗(yàn)?zāi)康? 　　實(shí)現(xiàn)4個(gè)LED燈的亮滅控制　　二、實(shí)驗(yàn)原理　　LED燈的典型電路如下2-1所示，我們控制led燈的亮滅，實(shí)質(zhì)就是去控制FPGA的IO輸給LED負(fù)極一個(gè)低電平或者高電平。從圖中可知，我們給對(duì)應(yīng)的led負(fù)極上一個(gè)低電平，就會(huì)有對(duì)
關(guān)鍵字： FPGA LED

僅有16nm還不夠，Xilinx在下一代FPGA/SoC中加入多種猛料

　　2月底，Xilinx發(fā)布了下一代16nm產(chǎn)品特點(diǎn)的新聞：《Xilinx憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續(xù)遙遙領(lǐng)先》(http://m.butianyuan.cn/article/270122.htm)，大意是說，Xilinx新的16nm FPGA和SoC中，將會(huì)采用新型存儲(chǔ)器UltraRAM, 3D晶體管(FinFET)和3D封裝，Zynq會(huì)出多處理器產(chǎn)品MPSoC，因此繼28nm和20nm之后，繼續(xù)在行業(yè)中保持領(lǐng)先，打破了業(yè)內(nèi)這樣的規(guī)則：Xilinx和競(jìng)爭(zhēng)對(duì)手在工藝上
關(guān)鍵字： Xilinx FPGA

電能質(zhì)量檢測(cè)與監(jiān)測(cè)分析終端設(shè)計(jì)匯總

　　電能質(zhì)量即電力系統(tǒng)中電能的質(zhì)量。理想的電能應(yīng)該是完美對(duì)稱的正弦波。一些因素會(huì)使波形偏離對(duì)稱正弦，由此便產(chǎn)生了電能質(zhì)量問題。一方面我們研究存在哪些影響因素會(huì)導(dǎo)致電能質(zhì)量問題，一方面我們研究這些因素會(huì)導(dǎo)致哪些方面的問題，最后，我們要研究如何消除這些因素，從而最大程度上使電能接近正弦波。本文為您介紹電能質(zhì)量的檢測(cè)與分析儀器設(shè)計(jì)匯總。　　基于STM32和ATT7022C的電能質(zhì)量監(jiān)測(cè)終端的設(shè)計(jì) 　　本文以ARM STM32F103VE6和電表芯片ATT7022C為主構(gòu)建了電能質(zhì)量監(jiān)測(cè)終端,利用電表芯片A
關(guān)鍵字： ARM FPGA NiosⅡ

采用Nios的電能質(zhì)量監(jiān)測(cè)系統(tǒng)解決方案

　　在電力系統(tǒng)中，要實(shí)現(xiàn)對(duì)電能質(zhì)量各項(xiàng)參數(shù)的實(shí)時(shí)監(jiān)測(cè)和記錄，必須對(duì)電能進(jìn)行高速的采集和處理，尤其是針對(duì)電能質(zhì)量的各次諧波的分析和運(yùn)算，系統(tǒng)要完成大量運(yùn)算處理工作，同時(shí)系統(tǒng)還要實(shí)現(xiàn)和外部系統(tǒng)的通信、控制、人機(jī)接口等功能。而電能質(zhì)量監(jiān)測(cè)系統(tǒng)大多以微控制器或(與)DSP為核心的軟硬件平臺(tái)結(jié)構(gòu)以及相應(yīng)的設(shè)計(jì)開發(fā)模式，存在著處理能力不足、可靠性差、更新?lián)Q代困難等弊端。本文將SoPC技術(shù)應(yīng)用到電力領(lǐng)域，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)?？蓪?shí)現(xiàn)對(duì)電能信號(hào)的采集、處理、存儲(chǔ)與顯示等功能，實(shí)現(xiàn)了實(shí)時(shí)系統(tǒng)的要求。
關(guān)鍵字： FPGA NiosⅡ

電能質(zhì)量監(jiān)測(cè)系統(tǒng)信號(hào)采集模塊控制器IP核設(shè)計(jì)

　　隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來越重要的作用。本文介紹的在電能質(zhì)量監(jiān)測(cè)系統(tǒng)中信號(hào)采集模塊控制器的 IP核，是采用硬件描述語言來實(shí)現(xiàn)的。首先它是以ADS8364芯片為控制對(duì)象，結(jié)合實(shí)際電路，將6通道同步采樣的16位數(shù)據(jù)存儲(chǔ)到FIFO控制器。當(dāng)FIFO 控制器存儲(chǔ)一個(gè)周期的數(shù)據(jù)后，產(chǎn)生一個(gè)中斷信號(hào)，由PowerPC對(duì)其進(jìn)行高速讀取。這樣能夠減輕CPU的負(fù)擔(dān)，不需要頻繁地對(duì)6通道的采樣數(shù)據(jù)進(jìn)行讀取，節(jié)省了CPU運(yùn)算資源。　　1 ADS8364芯片的原理與具體應(yīng)用　
關(guān)鍵字： FPGA 信號(hào)采集

Xilinx將推出16nm的FPGA和SoC，融合存儲(chǔ)器、3D-on-3D和多處理SoC技術(shù)

　　賽靈思公司 (Xilinx+)日前宣布，其16nm UltraScale+? 系列FPGA、3D IC和MPSoC憑借新型存儲(chǔ)器、3D-on-3D和多處理SoC(MPSoC)技術(shù)，再次實(shí)現(xiàn)了領(lǐng)先的價(jià)值優(yōu)勢(shì)。此外，為實(shí)現(xiàn)更高的性能和集成度，UltraScale+系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC 和3D IC器件)，同時(shí)利用臺(tái)積電公
關(guān)鍵字：賽靈思 FPGA SoC UltraScale 201503