首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld／fpga

一種基于CPLD的超聲波測(cè)厚系統(tǒng)的設(shè)計(jì)

  • 摘要：介紹了超聲波測(cè)犀以及用CPLD來實(shí)現(xiàn)測(cè)量控制與數(shù)據(jù)處理的原理，并著重介紹了一些具體的處理方法。通過溫度補(bǔ)償?shù)姆椒▽?duì)傳播速度予以校正，系統(tǒng)能實(shí)時(shí)地測(cè)量數(shù)據(jù)，具有硬件結(jié)構(gòu)簡(jiǎn)單、工作可靠、測(cè)量誤差小等特
  • 關(guān)鍵字： CPLD  超聲波測(cè)厚  系統(tǒng)    

基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

  • 摘要：為了在提高數(shù)據(jù)采集卡的速度的同時(shí)降低成本，設(shè)計(jì)了一種應(yīng)用流水線存儲(chǔ)技術(shù)的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)應(yīng)用軟件與硬件相結(jié)合的方式來控制實(shí)現(xiàn)，通過MAX1308模數(shù)轉(zhuǎn)換器完成ADC的轉(zhuǎn)化過程，采用多片Nandflash流水線
  • 關(guān)鍵字： FPGA  高速數(shù)據(jù)  采集  系統(tǒng)設(shè)計(jì)    

FPGA配置模式

  • FPGA配置模式,FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式;主從模式可以支持一片PROM編程多片F(xiàn)PGA;串行模式可以采用串行PROM編程FPGA;外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對(duì)其編程?！　∪绾螌?shí)現(xiàn)快
  • 關(guān)鍵字： 模式  配置  FPGA  

FPGA芯片結(jié)構(gòu)分析

  • FPGA芯片結(jié)構(gòu)分析,目前主流的FPGA仍是基于查找表技術(shù)的，已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整合了常用功能(如RAM、時(shí)鐘管理和DSP)的硬核(ASIC型)模塊。如圖1-1所示(注：圖1-1只是一個(gè)示意圖，實(shí)際上每一個(gè)系列的FPGA都有其相應(yīng)的
  • 關(guān)鍵字： 分析  結(jié)構(gòu)  芯片  FPGA  

現(xiàn)代FPGA設(shè)計(jì)的能源優(yōu)化方案

  • 現(xiàn)代FPGA設(shè)計(jì)的能源優(yōu)化方案,引言　　減少FPGA的功耗可帶來許多好處，如提高可靠性、降低冷卻成本、簡(jiǎn)化電源和供電方式、延長(zhǎng)便攜系統(tǒng)的電池壽命等。無損于性能的低功耗設(shè)計(jì) 既需要有高功率效率的FPGA架構(gòu)，也需要有能駕馭架構(gòu)組件的良好設(shè)計(jì)規(guī)范
  • 關(guān)鍵字： 優(yōu)化  方案  能源  設(shè)計(jì)  FPGA  現(xiàn)代  

TMS320C61416控制FPGA數(shù)據(jù)加載設(shè)計(jì)

  • TMS320C61416控制FPGA數(shù)據(jù)加載設(shè)計(jì),本文提出了采用通過市面上常見的Flash ROM芯片替代專用PROM的方式，通過DSP的外部高速總線進(jìn)行FPGA加載;既節(jié)約了系統(tǒng)成本，也能達(dá)到FPGA上電迅速加載的目的;特別適用于在FPGA調(diào)試后期，待固化程序的階段。下面以兩片Xilinx公司Virtex-4系列XC4VLX60芯片為例，詳細(xì)介紹采用TI公司的TMS320C61416 DSP控制FPGA芯片數(shù)據(jù)加載的軟硬件設(shè)計(jì)。
  • 關(guān)鍵字： 加載  設(shè)計(jì)  數(shù)據(jù)  FPGA  控制  TMS320C61416  

可擴(kuò)展動(dòng)態(tài)重配置的新型FPGA平臺(tái)設(shè)計(jì)

  • 可擴(kuò)展動(dòng)態(tài)重配置的新型FPGA平臺(tái)設(shè)計(jì),新型 FPGA 平臺(tái)具有高度的靈活性和可擴(kuò)展性，且集成度高，能夠在單個(gè)或兩個(gè)芯片上集成一個(gè)完整的異構(gòu)動(dòng)態(tài)運(yùn)算系統(tǒng)?！　∽赃m應(yīng)硬件在諸如導(dǎo)彈電子和軟件無線電等功耗和系統(tǒng)尺寸有限，同時(shí)對(duì)環(huán)境高度敏感的應(yīng)用中非常
  • 關(guān)鍵字： 平臺(tái)  設(shè)計(jì)  FPGA  新型  動(dòng)態(tài)  配置  擴(kuò)展  

Altera樹立新里程碑發(fā)布首款28nmFPGA開發(fā)套件

  • 　　Altera公司日前宣布開始提供第一款帶有28-nm FPGA的開發(fā)套件——Stratix V GX FPGA信號(hào)完整性套件，在推動(dòng)業(yè)界28-nm FPGA發(fā)展方面樹立了新里程碑。這一全功能套件支持設(shè)計(jì)工程師加速高性能系統(tǒng)的設(shè)計(jì)和開發(fā)，滿足了業(yè)界對(duì)提高帶寬的需求。Stratix V GX FPGA信號(hào)完整性開發(fā)套件為用戶提供的平臺(tái)能夠測(cè)量并評(píng)估從600 Mbps到12.5 Gbps的收發(fā)器鏈路性能。 　
  • 關(guān)鍵字： Altera  FPGA  

基于FPGA的TMR方法改進(jìn)策略

  • 基于FPGA的TMR方法改進(jìn)策略,基于SRAM的FPGA對(duì)于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對(duì)基于FPGA的電子系統(tǒng)采取容錯(cuò)措施以防止此類故障的出現(xiàn)是非常重要的。三模冗余(TMR)方法以其實(shí)現(xiàn)的簡(jiǎn)單性和效果的可靠性而被廣泛用于對(duì)單粒子翻轉(zhuǎn)(
  • 關(guān)鍵字： 改進(jìn)  策略  方法  TMR  FPGA  基于  

Altera發(fā)布業(yè)界第一款28-nm FPGA開發(fā)套件

  • 2011年9月7號(hào)，北京——Altera公司(NASDAQ:ALTR)今天宣布開始提供第一款帶有28-nm FPGA的開發(fā)套件——Stratix V GX FPGA信號(hào)完整性套件，在推動(dòng)業(yè)界28-nm FPGA發(fā)展方面樹立了新里程碑。這一全功能套件支持設(shè)計(jì)工程師加速高性能系統(tǒng)的設(shè)計(jì)和開發(fā)，滿足了業(yè)界對(duì)提高帶寬的需求。Stratix V GX FPGA信號(hào)完整性開發(fā)套件為用戶提供的平臺(tái)能夠測(cè)量并評(píng)估從600 Mbps到12.5 Gbps的收發(fā)器鏈路性能。
  • 關(guān)鍵字： Altera  FPGA  Stratix V GX   

Microsemi宣布提供SmartFusion cSoC成本優(yōu)化版本

  • 致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC) 宣布提供經(jīng)成本優(yōu)化的SmartFusion 可定制單芯片系統(tǒng) (customizable system-on-chip, cSoC) 器件A2F060，該器件備有商用和工業(yè)溫度等級(jí)型款，專門針對(duì)大批量應(yīng)用而設(shè)計(jì)，包括馬達(dá)和運(yùn)動(dòng)控制、游戲機(jī)、太陽(yáng)能逆變器，以及臨床和成像醫(yī)療電子設(shè)備。
  • 關(guān)鍵字： 美高森美  FPGA  

賽靈思FPGA：面向動(dòng)態(tài)應(yīng)用的靈活操作系統(tǒng)

  • 利用賽靈思FPGA的動(dòng)態(tài)重配置功能，同構(gòu)多線程執(zhí)行模型可同時(shí)兼得軟件靈活性和硬件性能。一臺(tái)在未知的土地...
  • 關(guān)鍵字： 賽靈思  FPGA  

基于AVR和CPLD編程的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)

  • 　　對(duì)于一個(gè)成型的探測(cè)系統(tǒng)而言，通常都是有采集儲(chǔ)存部分的，無論是電信號(hào)、光信號(hào)、聲音信號(hào)、磁信號(hào)等在被探 ...
  • 關(guān)鍵字： AVR  CPLD  高速數(shù)據(jù)采集  存儲(chǔ)系統(tǒng)  

基于DSP和FPGA的多波形雷達(dá)回波中頻模擬器實(shí)現(xiàn)

  • 基于DSP和FPGA的多波形雷達(dá)回波中頻模擬器實(shí)現(xiàn),本文論述一種自主產(chǎn)生式的雷達(dá)回波模擬器中頻部分的設(shè)計(jì)實(shí)現(xiàn)方法，該模擬器可產(chǎn)生脈沖單頻、脈沖線性調(diào)頻、步進(jìn)頻、步進(jìn)頻+線性調(diào)頻等多種波形的雷達(dá)回波信號(hào)，并可產(chǎn)生雙目標(biāo)和參數(shù)可控的帶限高斯白噪聲，可模擬主要
  • 關(guān)鍵字： 中頻  模擬器  實(shí)現(xiàn)  雷達(dá)  波形  DSP  FPGA  基于  

多時(shí)鐘域數(shù)據(jù)傳遞的Spartan-II FPGA實(shí)現(xiàn)

  • 本文采用FPGA來設(shè)計(jì)一款廣泛應(yīng)用于計(jì)算機(jī)、Modem、數(shù)據(jù)終端以及許多其他數(shù)字設(shè)備之間的數(shù)據(jù)傳輸?shù)膶Ｓ卯惒讲⑿型ㄐ沤涌谛酒?，?shí)現(xiàn)了某一時(shí)鐘域(如66 MHz)的8位并行數(shù)據(jù)到另一低時(shí)鐘域(如40 MHz)16位并行數(shù)據(jù)的異步轉(zhuǎn)換，并且客戶可以根據(jù)自己的要求進(jìn)行數(shù)據(jù)定義。完成數(shù)據(jù)在不同時(shí)鐘域間的正確傳遞的同時(shí)防止亞穩(wěn)態(tài)的出現(xiàn)，保持系統(tǒng)的穩(wěn)定，是電路設(shè)計(jì)的關(guān)鍵。
  • 關(guān)鍵字： Spartan-II  FPGA  多時(shí)鐘域  數(shù)據(jù)    
共6991條 280/467 |‹ « 278 279 280 281 282 283 284 285 286 287 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473