首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

采用MAX II器件實現(xiàn)FPGA設計安全解決方案

  • 　本文提供的解決方案可防止FPGA設計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設計功能來實現(xiàn)這種安全性。選用MAX II器件來產(chǎn)生握手令牌，這是因為該器件具有非易失性，關(guān)電時可保持配置數(shù)據(jù)。而且，對于這種應用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設計。
  • 關(guān)鍵字： FPGA  MAX  器件  方案    

一種基于CPLD的QDPSK調(diào)制解調(diào)電路設計

  • 為了在CDMA系統(tǒng)中更好地應用QDPSK數(shù)字調(diào)制方式，在分析四相相對移相(QDPSK)信號調(diào)制解調(diào)原理的基礎上，設計了一種QDPSK調(diào)制解調(diào)電路，它包括串并轉(zhuǎn)換、差分編碼、四相載波產(chǎn)生和選相、相干解調(diào)、差分譯碼和并串轉(zhuǎn)換電路。在MAX+PLUS II軟件平臺上，進行了編譯和波形仿真。綜合后下載到復雜可編程邏輯器件EPM7128SLC84-15中，測試結(jié)果表明，調(diào)制電路能正確選相，解調(diào)電路輸出數(shù)據(jù)與QDPSK調(diào)制輸入數(shù)據(jù)完全一致，達到了預期的設計要求。
  • 關(guān)鍵字： cpld  

擴頻通信芯片STEL-2000A的FPGA實現(xiàn)

  • 針對傳統(tǒng)集成電路(ASIC)功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調(diào)的原理和實現(xiàn)方法，推導出一種簡便的引入π／4固定相移的實現(xiàn)方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在VIrtex-II Pro開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。
  • 關(guān)鍵字： STEL  2000  FPGA  擴頻通信    

基于FPGA的光纖光柵解調(diào)系統(tǒng)的研究

  • 波長信號的解調(diào)是實現(xiàn)光纖光柵傳感網(wǎng)絡的關(guān)鍵，基于現(xiàn)有的光纖光柵傳感器解調(diào)方法，提出一種基于FPGA的雙匹配光纖光柵解調(diào)方法，此系統(tǒng)是一種高速率、高精度、低成本的解調(diào)系統(tǒng)，并且通過引入雙匹配光柵有效地克服了雙值問題同時擴大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設計，綜合考慮系統(tǒng)的解調(diào)精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。
  • 關(guān)鍵字： FPGA  光纖光柵  解調(diào)系統(tǒng)    

基于CPLD的高分辨率AD轉(zhuǎn)換電路設計

  • 本次設計應用V /F轉(zhuǎn)換器實現(xiàn)高分辨率AD轉(zhuǎn)換，具有較高的滿刻度頻率響應、低功耗和較低的非線性度等特點，廣泛應用于儀器儀表對溫度的控制中，滿足對設定溫度控制穩(wěn)定性的要求。在系統(tǒng)設計中采用CPLD實現(xiàn)頻率計數(shù)功能，是數(shù)字系統(tǒng)精確測量頻率一種方法:在采樣時間內(nèi)同時對標準頻率信號和被測頻率信號計數(shù)。采樣完成后，把二者的計數(shù)值相比，再乘以標準頻率就可以得到被測頻率的精確值。
  • 關(guān)鍵字： CPLD  AD轉(zhuǎn)換  高分辨率  電路設計    

Altera發(fā)布28nm器件系列產(chǎn)品

  • 　　為滿足用戶的多種設計需求，Altera公司 今天發(fā)布其28-nm器件系列產(chǎn)品，為業(yè)界提供最全面的器件選擇。Altera在Cyclone V和Arria V FPGA新系列、最新擴展的Stratix V FPGA以及此前發(fā)布的HardCopy V ASIC系列中為用戶提供突出不同產(chǎn)品優(yōu)勢的解決方案。 　　
  • 關(guān)鍵字： Altera  Stratix V FPGA  

基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設計

  • 基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設計,1 引言　　數(shù)據(jù)采集系統(tǒng)是通信與信息技術(shù)領(lǐng)域中重要的功能模塊，應用廣泛。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大多以單片機或中規(guī)模數(shù)字電路為核心，其模數(shù)轉(zhuǎn)換器(A／D轉(zhuǎn)換器)采樣速率較低。顯然傳統(tǒng)數(shù)據(jù)采集系統(tǒng)不能完全滿足高速
  • 關(guān)鍵字： DSP  數(shù)據(jù)  采集  CPLD  USB  

DSP和CPLD的空間瞬態(tài)光輻射信號實時探測研究

  • 摘要：探測系統(tǒng)對輸入的空間瞬態(tài)光輻射信號進行實時識別處理，反演估算出空間瞬態(tài)信號能量大小并報告發(fā)生時刻。采用dsp+cpld的數(shù)字處理方案，利用dsp的高速數(shù)字信號處理特性及cold的復雜邏輯可編程特性，可實現(xiàn)對
  • 關(guān)鍵字： CPLD  DSP  空間瞬態(tài)  光輻射    

基于FPGA和PCI的高精度測速板卡的設計與實現(xiàn)

  • 摘要：經(jīng)典的碼盤數(shù)字測速方法有M法、T法、M／T法，但都有一定的不足。為了克服原有方法的不足，設計并實現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測速方法。電路采用FPGA實現(xiàn)，測速得到的數(shù)據(jù)通過PCI總線從
  • 關(guān)鍵字： FPGA  PCI  高精度  測速    

基于FPGA的超聲診斷儀動態(tài)濾波器的設計

  • 采用FPGA的模擬動態(tài)濾波器，在結(jié)構(gòu)上簡易，性能上穩(wěn)定，測試和設計都十分的方便。FPGA的使用，能根據(jù)具體要求很方便的改變控制信號，同時實現(xiàn)超聲診斷儀中多個模塊并行工作，也為以后的更多模擬部分數(shù)字化提供了基礎。
  • 關(guān)鍵字： FPGA  超聲診斷儀  動態(tài)  濾波器    

基于DSP 的高速信號采集系統(tǒng)設計

  • 基于DSP 的高速信號采集系統(tǒng)設計, 1 引言

    數(shù)據(jù)采集技術(shù)是一項基本的實用性技術(shù),已被廣泛地應用于測量、檢測、控制、診斷等各個領(lǐng)域。隨著電子技術(shù), 計算機技術(shù)和通信技術(shù)的迅猛發(fā)展, 國內(nèi)外用數(shù)字信號處理的辦法檢測, 采集, 分析, 處理各種數(shù)據(jù)
  • 關(guān)鍵字： DSP  信號  采集  CPLD  

基于FPGA的CCD相機時序發(fā)生器的設計

  • 本文分析了IL-E2型TDI-CCD 芯片的工作過程和對驅(qū)動信號的要求，在此基礎上設計出合理的時序電路， 為了滿足在實際工作中像移速度異速匹配的要求，在時序電路的設計中時序發(fā)生部分是可調(diào)的。這種設計方案簡單、可靠、實用。
  • 關(guān)鍵字： FPGA  CCD  相機  時序    

基于FPGA+ DSP的實時圖像處理系統(tǒng)設計與實現(xiàn)

  • 基于FPGA+ DSP的實時圖像處理系統(tǒng)設計與實現(xiàn),摘 要: 針對圖像處理系統(tǒng)計算量大、實時性高和體積小的要求， 研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實時圖像處理系統(tǒng)。利用這兩種芯片的各自特點， 將算法分成兩部分分別交由FPGA 和DSP處理， 大大提高
  • 關(guān)鍵字： FPGA，DSP  

基于FPGA的8085A CPU結(jié)構(gòu)分析與實現(xiàn)

  • 1 引 言

    微型計算機原理幾乎是所有理工科類大學生的必修課目之一， 其重要性不言而喻。然而大多數(shù)教學側(cè)重于應用方面， 對計算機的結(jié)構(gòu)及工作原理涉之不深， 因為無法做一個CPU 來演示。這樣學生不能真正了解
  • 關(guān)鍵字： 8085A  FPGA  CPU  結(jié)構(gòu)分析    

基于邏輯分析內(nèi)核的FPGA電路內(nèi)調(diào)試技術(shù)

  • 隨著FPGA融入越來越多的能力，對有效調(diào)試工具的需求將變得至關(guān)重要。對內(nèi)部可視能力的事前周密計劃將能使研制組采用正確的調(diào)試戰(zhàn)略，以更快完成他們的設計任務。

    “我知道我的設計中存在一個問題，但我沒有很
  • 關(guān)鍵字： FPGA  邏輯分析  電路  調(diào)試技術(shù)    
共6991條 310/467 |‹ « 308 309 310 311 312 313 314 315 316 317 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473