cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

一種基于FPGA的誘發(fā)電位儀系統(tǒng)研究與設(shè)計(jì)

O引言誘發(fā)電位是指對(duì)神經(jīng)系統(tǒng)某一特定部位給予特定刺激后在大腦皮層所產(chǎn)生的特定電活動(dòng)，對(duì)于神經(jīng)...
關(guān)鍵字： FPGA 誘發(fā)電位儀

利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要
關(guān)鍵字： FPGA 大型策略多時(shí)鐘

摘要：為解決雷達(dá)作用距離和距離分辨力的問(wèn)題，分析了線性調(diào)頻脈沖壓縮的原理及工程實(shí)現(xiàn)方法，并利用Matlab軟件對(duì)加權(quán)前后的線性調(diào)頻信號(hào)脈沖壓縮波形進(jìn)行對(duì)比。簡(jiǎn)述了分布式(DA)算法的基本原理，給出一種基于FPGA分
關(guān)鍵字： FPGA 脈沖壓縮原理

摘要：由于FPGA具有速度快，效率高，靈活穩(wěn)定，集成度高等優(yōu)點(diǎn)，所以為了提高串口通信的速度和效率，在串行通信中采用FPGA來(lái)實(shí)現(xiàn)串口通信是十分必要的。由于通信傳輸?shù)牟淮_定性以及干擾等原因，串行通信經(jīng)常會(huì)出現(xiàn)異
關(guān)鍵字： FPGA CRC 異步串口通信

摘要：本文根據(jù)發(fā)射激光信號(hào)的要求,采用CPLD產(chǎn)生了頻率及占空比可調(diào)的激光調(diào)制信號(hào),利用視頻同步分離器LM1881實(shí)現(xiàn)了激光調(diào)制信號(hào)與視頻輸入信號(hào)的同步,保證了激光光束多參數(shù)測(cè)量中測(cè)量設(shè)備的同步工作,在實(shí)際應(yīng)用中取
關(guān)鍵字： CPLD 發(fā)射調(diào)制器激光

摘要：針對(duì)在自動(dòng)控制系統(tǒng)設(shè)計(jì)領(lǐng)域和通信領(lǐng)域中有著廣泛運(yùn)用的AD7862芯片，介紹了一種基于FPGA的驅(qū)動(dòng)接口電路的設(shè)計(jì)。闡述了 AD7862的特點(diǎn)及基本功能，以及基于這些功能特點(diǎn)的驅(qū)動(dòng)時(shí)序，并以此時(shí)序?yàn)榛A(chǔ)在FPGA芯片中
關(guān)鍵字： FPGA 7862 AD 接口

　　幾乎每一家分析研究公司都毫無(wú)例外的預(yù)測(cè)FPGA市場(chǎng)2011年以及未來(lái)會(huì)有較大的增長(zhǎng)，例如，IMS研究公司預(yù)測(cè)2014年年度收益達(dá)到10億美元以上，IBS有限公司聲稱，F(xiàn)PGA解決方案日益完善，功能越來(lái)越強(qiáng)，2015年，其增長(zhǎng)率要超過(guò)IC市場(chǎng)。2009年全年增長(zhǎng)率在60%到65%之間，遠(yuǎn)遠(yuǎn)超出了半導(dǎo)體行業(yè)最初的預(yù)測(cè)。繼40 nm產(chǎn)品大獲成功之后，Altera所有產(chǎn)品在2010年的收益都有顯著增長(zhǎng)，我們預(yù)計(jì)今后會(huì)繼續(xù)增長(zhǎng)。
關(guān)鍵字： FPGA 3G LTE

在現(xiàn)在電子設(shè)計(jì)的成本越來(lái)越高的情況下，基于 SRAM的 FPGA由于自身限制，容易使得設(shè)計(jì)者的設(shè)計(jì)被復(fù)制，從而給設(shè)計(jì)者提出了設(shè)計(jì)具有加密功能的電子系統(tǒng)，由于 SHA-1 算法引擎的 DS28E01芯片作為加密認(rèn)證系統(tǒng)的核心芯片，并利用 DS28E01針對(duì) Xilinx公司的 X3CS500E開(kāi)發(fā)了實(shí)際的加密認(rèn)證系統(tǒng)，并將此系統(tǒng)應(yīng)用于實(shí)際的產(chǎn)品中，取得了良好的效果?！　?br />
關(guān)鍵字： FPGA 28E E01 DS

CAN總線是現(xiàn)場(chǎng)總線的一種，因?yàn)槠涑杀镜?、容錯(cuò)能力強(qiáng)、支持分布式控制、通信速率高等優(yōu)點(diǎn)在汽車、工業(yè)控...
關(guān)鍵字： FPGA CAN總線通信接口

為了在不增加CPU工作負(fù)擔(dān)的前提下，實(shí)現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時(shí)工作，提出了一種基于復(fù)雜可編邏輯器件(CPLD)的矩陣鍵盤掃描方案，實(shí)現(xiàn)了在矩陣鍵盤狀態(tài)控制下CPLD自動(dòng)完成鍵盤掃描、編碼、輸出的功能，CPU通過(guò)定時(shí)器中斷服務(wù)程序定時(shí)查詢矩陣鍵盤狀態(tài)，并將按鍵值直接送入鍵盤緩沖區(qū)，供其他程序使用。給出了CPLD部分模塊的VHDL語(yǔ)言實(shí)現(xiàn)和仿真波形。在矩陣鍵盤的掃描、編碼、輸出完全不需CPU控制的前提下，實(shí)現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時(shí)使用。
關(guān)鍵字： CPLD 矩陣鍵盤掃描模塊設(shè)計(jì)

運(yùn)用DDS原理，進(jìn)行任意波形發(fā)生器的設(shè)計(jì)，使得任意波形發(fā)生器兼顧DDS的優(yōu)點(diǎn)。設(shè)計(jì)中通過(guò)實(shí)現(xiàn)DDS模塊與單片機(jī)接口的控制部分將頻率控制字由單片輸入到輸入寄存器模塊，由相位累加器模塊對(duì)輸入頻率控制字進(jìn)行累加運(yùn)算，輸出作為雙口RAM的讀地址線，讀數(shù)據(jù)線上即輸出了波形幅度量化數(shù)據(jù)。其中雙口RAM的內(nèi)容由單片機(jī)進(jìn)行更新，從而實(shí)現(xiàn)任意波形的發(fā)生。本設(shè)計(jì)中的相位累加器采用了8級(jí)流水線結(jié)構(gòu)借助前5級(jí)的超前進(jìn)位的方法，使得編譯的最高工作頻率由317．97MHz提高到336．7 MHz，實(shí)現(xiàn)了任意波形的發(fā)生，節(jié)約了成本，提
關(guān)鍵字： FPGA 任意波形發(fā)生器