cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

ARM設(shè)計(jì)的FPGA可重構(gòu)配置方法的實(shí)現(xiàn)及應(yīng)用

ARM設(shè)計(jì)的FPGA可重構(gòu)配置方法的實(shí)現(xiàn)及應(yīng)用,摘要：文中詳述了FPGA被動(dòng)串行配置方式的時(shí)序，給出配置流程圖及實(shí)現(xiàn)的程序代碼，并通過實(shí)例驗(yàn)證了該方法的優(yōu)越性及應(yīng)用前景．通過介紹FPGA的各種配置方式，提出了一種基于ARM處理器的FPGA動(dòng)態(tài)配置方法，充分利用ARM
關(guān)鍵字：方法實(shí)現(xiàn) 應(yīng)用配置重構(gòu) 設(shè)計(jì) FPGA ARM

基于FPGA的數(shù)據(jù)采集板設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)據(jù)采集板設(shè)計(jì)與實(shí)現(xiàn),數(shù)據(jù)采集板作為雷達(dá)信號(hào)處理系統(tǒng)中的接收前端,必須面對(duì)越來越高的要求,為后續(xù)信號(hào)處理提供可靠的保證。將數(shù)據(jù)采集板獨(dú)立設(shè)計(jì)提高了通用性,降低了系統(tǒng)的研制時(shí)間,因此成為雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)的發(fā)展趨勢。采用ADC和F
關(guān)鍵字：實(shí)現(xiàn) 設(shè)計(jì) 數(shù)據(jù)采集 FPGA 基于

一種新的混沌RNG的實(shí)現(xiàn)方案及FPGA實(shí)現(xiàn)

一種新的混沌RNG的實(shí)現(xiàn)方案及FPGA實(shí)現(xiàn),在SoC(System on Chip)廣泛應(yīng)用的今天，如何設(shè)計(jì)一個(gè)基于Ic的RiNG就成為安全通信應(yīng)用的急切需要。隨機(jī)噪聲源(如熱噪聲和發(fā)射噪聲)存在于IC中卻總是被人為地屏蔽掉了。因此，利用電路噪聲放大的商用RNG設(shè)計(jì)需要專門的
關(guān)鍵字：實(shí)現(xiàn) FPGA 方案混沌 RNG

基于FPGA的雷達(dá)數(shù)字脈沖壓縮技術(shù)

基于FPGA的雷達(dá)數(shù)字脈沖壓縮技術(shù),脈沖壓縮技術(shù)是指對(duì)雷達(dá)發(fā)射的寬脈沖信號(hào)進(jìn)行調(diào)制(如線性調(diào)頻、非線性調(diào)頻、相位編碼)，并在接收端對(duì)回波寬脈沖信號(hào)進(jìn)行脈沖壓縮處理后得到窄脈沖的實(shí)現(xiàn)過程。脈沖壓縮有效地解決了雷達(dá)作用距離與距離分辨率之間的矛
關(guān)鍵字：壓縮技術(shù) 脈沖數(shù)字 FPGA 雷達(dá) 基于

System C特點(diǎn)及FPGA設(shè)計(jì)

System C特點(diǎn)及FPGA設(shè)計(jì),一、概述　　

SYSTEM C 是由 Synospy Inc. 提出的，目前最新的版本為V2.0。它提出的目的就是以一種系統(tǒng)設(shè)計(jì)的思想進(jìn)行系統(tǒng)設(shè)計(jì)。它將軟件算法與硬件實(shí)現(xiàn)很好的結(jié)合在一起，提高了整個(gè)系統(tǒng)設(shè)計(jì)的效率和正確性。
關(guān)鍵字：設(shè)計(jì) FPGA 特點(diǎn) System

標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC

標(biāo)準(zhǔn)單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC,多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產(chǎn)品采用的90納米工藝（參考文獻(xiàn)1），使每塊芯片上的門電路數(shù)量變得越來越大。如果您的設(shè)計(jì)使用FPGA的嵌入式存儲(chǔ)器陣列和擴(kuò)散式模擬及數(shù)字功能模塊，如DL
關(guān)鍵字： ASIC 結(jié)構(gòu)化權(quán)衡 FPGA 標(biāo)準(zhǔn) 單元

FPGA Editor應(yīng)用技巧

FPGA Editor應(yīng)用技巧,工程師在設(shè)計(jì)過程中，經(jīng)常需要一定的創(chuàng)造力（你不妨稱之為數(shù)字管道膠帶）才能夠保證設(shè)計(jì)的順利完成。過去8年時(shí)間里，我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是FPGA Ed
關(guān)鍵字：應(yīng)用技巧 Editor FPGA

Xilinx發(fā)布Spartan-6 FPGA和Virtex-6 FPGA DSP開發(fā)套件

　　全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )宣布推出三款新型開發(fā)套件，進(jìn)一步提升數(shù)字信號(hào)處理開發(fā)人員的實(shí)力，幫助他們方便地應(yīng)用 FPGA，進(jìn)而實(shí)現(xiàn)最高信號(hào)處理性能，成本與功耗優(yōu)化，并通過協(xié)處理技術(shù)解決系統(tǒng)瓶頸。因?yàn)橘愳`思目標(biāo)設(shè)計(jì)平臺(tái)是與業(yè)界領(lǐng)先的分銷商、設(shè)計(jì)服務(wù)、工具和硬件合作伙伴密切合作推出的，因此，賽靈思DSP產(chǎn)品的新套件將可以為開發(fā)人員提供硬件、工具和參考設(shè)計(jì)，以確保打造出一款適合各種不同 DSP 應(yīng)用的生產(chǎn)力高效的設(shè)計(jì)流程。　　賽靈思平臺(tái)解決
關(guān)鍵字：賽靈思 FPGA DSP

Altera發(fā)售新的MAX V CPLD系列

　　擴(kuò)展其最受歡迎的CPLD產(chǎn)品的供應(yīng)，Altera公司今天宣布推出MAX? V器件系列。與競爭CPLD相比，MAX V系列總功耗降低了一半，同時(shí)保持了最初MAX系列獨(dú)特的瞬時(shí)接通、單芯片和非易失特性。　　新的MAX V CPLD密度范圍在40到2,210個(gè)邏輯單元(LE)之間，具有低功耗和高性能特性，非常適合各類市場領(lǐng)域中的通用和便攜式設(shè)計(jì)，包括，固網(wǎng)、無線、消費(fèi)類、計(jì)算機(jī)/存儲(chǔ)、汽車電子和廣播等。
關(guān)鍵字： Altera CPLD

基于MATLAB在FPGA 算法上浮點(diǎn)定點(diǎn)轉(zhuǎn)換的實(shí)現(xiàn)

基于MATLAB在FPGA 算法上浮點(diǎn)定點(diǎn)轉(zhuǎn)換的實(shí)現(xiàn),浮點(diǎn)定點(diǎn)轉(zhuǎn)換是在 FPGA 上實(shí)現(xiàn)算法時(shí)最困難的地方（圖 1）。雖然 MATLAB 是一種強(qiáng)大的運(yùn)算開發(fā)工具，但其許多優(yōu)點(diǎn)卻在浮點(diǎn)定點(diǎn)轉(zhuǎn)換過程中被降低了。例如，由于定點(diǎn)算術(shù)中精度較低，新的數(shù)學(xué)誤差被引入算法。您必須重
關(guān)鍵字：定點(diǎn) 轉(zhuǎn)換實(shí)現(xiàn) 浮點(diǎn) 算法 MATLAB FPGA 基于

FPGA芯片EPXA10在圖像處理中的應(yīng)用

FPGA芯片EPXA10在圖像處理中的應(yīng)用, 本文所介紹的圖像驅(qū)動(dòng)和處理系統(tǒng)正是應(yīng)用了EPXA10的這些特點(diǎn)，充分發(fā)揮了FPGA邏輯控制實(shí)現(xiàn)簡單、對(duì)大量數(shù)據(jù)做簡單處理速度快的優(yōu)勢以及ARM軟件編程靈活的特點(diǎn)。
1 內(nèi)嵌ARM核的FPGA芯片EPXA10及其主要特點(diǎn)
關(guān)鍵字：應(yīng)用圖像處理 EPXA10 芯片 FPGA

利用FPGA加密芯片的抗DPA攻擊電路設(shè)計(jì)

利用FPGA加密芯片的抗DPA攻擊電路設(shè)計(jì),0 引言
近年來，現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)由于其高性能、低價(jià)格、高開發(fā)速度、方便的編程方式等特點(diǎn)得到了廣泛的應(yīng)用。但對(duì)FPGA進(jìn)行DPA(Differential Power Analysis，差分功耗分
關(guān)鍵字：攻擊電路設(shè)計(jì) DPA 芯片 FPGA 加密利用

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案,本文設(shè)計(jì)基于FPGA/MCU的光電式滾轉(zhuǎn)角測量儀，安裝于實(shí)驗(yàn)轉(zhuǎn)臺(tái)上，實(shí)時(shí)輸出滾轉(zhuǎn)角度值，為彈體的滾轉(zhuǎn)角測量提供對(duì)照基準(zhǔn)，并可與上位機(jī)進(jìn)行通信，將數(shù)據(jù)傳送到主機(jī)中進(jìn)行后續(xù)處理?！　∠到y(tǒng)整體方案　　滾轉(zhuǎn)角測量儀物
關(guān)鍵字：測量儀解決方案轉(zhuǎn)角光電 FPGA/MCU 技術(shù) 采用

FPGA低功耗設(shè)計(jì)注意事項(xiàng)

FPGA低功耗設(shè)計(jì)注意事項(xiàng),FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度
關(guān)鍵字：注意事項(xiàng) 設(shè)計(jì) 功耗 FPGA

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計(jì)

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計(jì),本設(shè)計(jì)是一種基于FPGA(現(xiàn)場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，F(xiàn)PGA更加靈活，可以針對(duì)小同的液晶顯示模塊更改時(shí)序信號(hào)和顯示數(shù)據(jù)。FPGA的集成度、復(fù)雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力
關(guān)鍵字：液晶顯示控制器設(shè)計(jì) Verilog 語言 FPGA 硬件描述基于