首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

MathWorks發(fā)布在 MATLAB 和 Simulink中提供高級信號處理的新工具

  • 　　MathWorks面向使用MATLAB和Simulink設(shè)計高級信號處理和通信系統(tǒng)發(fā)布了重要的新功能。憑借常規(guī)的射頻子系統(tǒng)建模、高級電路包絡(luò)和諧波平衡分析方法，新的 SimRF 產(chǎn)品使系統(tǒng)架構(gòu)師可以使用 Simulink 來設(shè)計和驗證完整的無線通信系統(tǒng)。對Simulink HDL Coder 進行的一些重要更新，為自動 HDL 代碼生成添加了關(guān)鍵路徑分析和面積-速度優(yōu)化功能，以及輔助實現(xiàn) FPGA 全新的 Workflow Advisor。Communications Blockset、Signal
  • 關(guān)鍵字： Simulink  高級信號處理  FPGA  

NI全新高通道數(shù)擴展機箱幫助LabVIEW FPGA和C系列產(chǎn)品擴展I/O數(shù)

  • 　　美國國家儀器有限公司(National Instruments，簡稱NI)近日發(fā)布NI 9157和NI 9159 MXI-Express RIO機箱，以及NI 9148以太網(wǎng)RIO機箱，這三款新產(chǎn)品在現(xiàn)有的NI 9144 EtherCAT機箱基礎(chǔ)上，進一步擴展了NI基于各種總線的高通道數(shù)擴展機箱系列產(chǎn)品。利用NI可重配置I/O(RIO)技術(shù)，這些機箱將基于現(xiàn)場可編程門陣列(FPGA)的硬件和C系列I/O應用到了需要數(shù)百甚至數(shù)千通道數(shù)的應用。每一個擴展機箱含有一個可用NI LabVIEW FPGA模塊編
  • 關(guān)鍵字： NI  LabVIEW  FPGA  

基于FPGA的雷達脈沖預分選器設(shè)計

  • 現(xiàn)代電子戰(zhàn)環(huán)境復雜，信號密度大，所以對信號的實時分選很重要。這里，提出一種基于關(guān)聯(lián)比較器的雷達信號分選方法，在實現(xiàn)多參數(shù)分選的同時，也保證了實時性。詳細闡述了在Virtex 4系列FPGA上實現(xiàn)基于內(nèi)容可尋存儲器(CAM)的關(guān)聯(lián)比較器的途徑。
  • 關(guān)鍵字： FPGA  雷達  脈沖  預分選器    

FPGA進行開發(fā)嵌入式系統(tǒng)中用的幾個發(fā)展方向

  • 顧名思義，嵌入式系統(tǒng)指的是嵌入到系統(tǒng)內(nèi)部的計算機系統(tǒng)，是面向特定應用設(shè)計的專用計算機系統(tǒng)。　　早期的嵌入式系統(tǒng)一般是以通用處理器或單片機為核心，在外圍電路中加入存儲器、功率驅(qū)動器、通信接口、顯示接口
  • 關(guān)鍵字： FPGA  嵌入式系統(tǒng)  發(fā)展  方向    

基于FPGA的圖形點陣液晶顯示模塊的應用設(shè)計

  • 摘要：提出了一種基于FPGA和T6963C模塊來控制液晶顯示的實現(xiàn)方法。介紹了液晶顯示控制器T6963C的性能特點，給出了FPGA與液晶顯示屏WG240128B的硬件接口電路、軟件設(shè)計流程和液晶顯示程序。
    關(guān)鍵詞：FPGA；圖形液晶顯
  • 關(guān)鍵字： FPGA  圖形點陣  液晶顯示模塊  應用設(shè)計    

一種基于FPGA的彩色圖像增強系統(tǒng)的設(shè)計

  • 在從圖像源到終端顯示的過程中，電路噪聲、傳輸損耗等會造成圖像質(zhì)量下降，為了改善顯示器的視覺效果，常常需...
  • 關(guān)鍵字： FPGA  圖像增強  視頻圖像處理  

基于FPGA-SPARTAN芯片的CCD的硬件驅(qū)動電路設(shè)計

  • 基于FPGA-SPARTAN芯片的CCD的硬件驅(qū)動電路設(shè)計,　　CCD驅(qū)動電路的實現(xiàn)是CCD應用技術(shù)的關(guān)鍵問題。以往大多是采用普通數(shù)字芯片實現(xiàn)驅(qū)動電路，CCD外圍電路復雜，為了克服以上方法的缺點，利用VHDL硬件描述語言.運用FPGA技術(shù)完成驅(qū)動時序電路的實現(xiàn)。該方法開發(fā)周期短
  • 關(guān)鍵字： 硬件驅(qū)動  電路設(shè)計  CCD  芯片  FPGA-SPARTAN  基于  

基于FPGA的溫度自動控制系統(tǒng)

  • 溫度控制系統(tǒng)在工農(nóng)業(yè)中應用廣泛，但大多數(shù)的溫度控制系統(tǒng)存在一定的問題，為了提高溫度控制系統(tǒng)的穩(wěn)定性和精確性，提出一種基于FPGA的溫度自動控制系統(tǒng)。該系統(tǒng)設(shè)計是以MCS-5l單片機為核心，結(jié)合由精密熱電偶攝氏溫度傳感器和精密A／D轉(zhuǎn)換器構(gòu)成的前級信號采集電路和由FPGA、雙向可控硅、內(nèi)置過零檢測的光電耦合器構(gòu)成的后向功率控制電路。該溫度控制系統(tǒng)采用分段PID控制算法，通過調(diào)功法用制冷片控制木箱內(nèi)溫度，能夠在5～35℃范圍內(nèi)自由設(shè)定木箱內(nèi)溫度，穩(wěn)定狀態(tài)下溫度在±1℃范圍內(nèi)波動。
  • 關(guān)鍵字： 控制系統(tǒng)  自動  溫度  FPGA  基于  

基于單片機和FPGA的掃頻儀設(shè)計

  • 以89S52單片機和FPGA為控制核心，設(shè)計了一個測試四端網(wǎng)絡(luò)幅頻特性和相頻特性的掃頻儀。系統(tǒng)功能分為掃頻信號產(chǎn)生、幅頻特性測試、相頻特性測試等模塊；而操作部分包括矩陣鍵盤、點陣式液晶顯示器、波形顯示電路。系統(tǒng)可以測量未知網(wǎng)絡(luò)特定頻率點的頻率特性，此外，用戶還可以通過鍵盤設(shè)置掃頻信號的上下限，并利用示波器精確的顯示幅頻、相頻曲線。
  • 關(guān)鍵字： 設(shè)計  FPGA  單片機  基于  

一種基于FPGA的多時鐘片上網(wǎng)絡(luò)研究與設(shè)計

  • 在FPGA上設(shè)計一個高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項巨大的挑戰(zhàn)。大多數(shù)基于FPGA的片上網(wǎng)絡(luò)...
  • 關(guān)鍵字： FPGA  片上網(wǎng)絡(luò)  多時鐘  通信  Virtex  

基于FPGA的RFID讀寫器設(shè)計

  • 摘要：設(shè)計并提出一種高頻射頻識別系統(tǒng)讀寫器設(shè)計的新方案。讀寫器采用MF RC500射頻讀寫芯片，以FPGA作為處理器，符合ISO／IECl4-443標準，工作頻率為13．56MHz，讀寫距離為10cm左右。給出了讀寫器硬件系統(tǒng)的組成和軟
  • 關(guān)鍵字： FPGA  RFID  射頻  

基于FPGA和SMT387的SAR數(shù)據(jù)采集與存儲系統(tǒng)

  • 為了解決現(xiàn)有的合成孔徑雷達SAR回波信號采集存儲系統(tǒng)不能同時滿足高采樣率、高采樣精度、高存儲速度、大存儲容量、脫機運行的問題。該文提出了一種基于FPGA和DSP的SAR回波信號的采集與存儲系統(tǒng)。該系統(tǒng)采用專用于數(shù)據(jù)硬盤存儲的DSP功能模塊SMT387和ViTrex 4系列的FPGA器件XC4VFxl2設(shè)計。Virtex 4系列FPGA主要控制采集存儲系統(tǒng)的總體時序，采集回波信號的有效部分存入SATA硬盤，SMT387主要運用紐曼-皮爾遜準則的滑窗檢測算法檢測回波信號的具體位置，并計算出各種位置信息的具體參
  • 關(guān)鍵字： FPGA  387  SMT  SAR    

基于FPGA的信道化接收機

  • 針對寬帶陣列偵收系統(tǒng)，設(shè)計一種基于FPGA的信道化接收機實現(xiàn)方案，并對各模塊具體的實現(xiàn)進行了分析、設(shè)計，特別是基于FPGA的信道化模塊。整個系統(tǒng)具有子信道頻帶窄、利于對信號進行精細化處理、功耗低、體積小、成本低、操作靈活以及易于擴展等特點。硬件系統(tǒng)測試結(jié)果驗證了系統(tǒng)設(shè)計的有效性和可行性。
  • 關(guān)鍵字： FPGA  信道化接收    

基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)

  • 為了提高數(shù)據(jù)采集卡的速度，同時降低成本，設(shè)計一種并行數(shù)據(jù)采集系統(tǒng)，要求并行采集速度大于10 Mb／s。整個系統(tǒng)由AVR與CPLD控制實現(xiàn)，通過MAXl308完成模數(shù)轉(zhuǎn)換，并設(shè)計搭建了其外圍電路。采用12路數(shù)據(jù)存儲模式存儲高速采集的數(shù)據(jù)。實驗依據(jù)存儲要求搭建硬件電路并調(diào)試，示波器顯示的波形結(jié)果8組脈沖序列完全對齊，沒有出現(xiàn)時序混亂，同時并行處理過程中不相互影響，實現(xiàn)了低成本高速多路采集的設(shè)計要求。
  • 關(guān)鍵字： CPLD  AVR  高速數(shù)據(jù)  采集系統(tǒng)    
共6991條 330/467 |‹ « 328 329 330 331 332 333 334 335 336 337 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473