首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld／fpga

在FPGA中實(shí)施4G無(wú)線球形檢測(cè)器的方案

  • WiMAX對(duì)寬帶互聯(lián)網(wǎng)接入如同手機(jī)對(duì)語(yǔ)音通信一樣意義非凡。它可以取代DSL和有線服務(wù)，為您隨時(shí)隨地提供...
  • 關(guān)鍵字： 無(wú)線球形檢測(cè)器  4G  WiMAX  FPGA  

MCS-51單片機(jī)與FPGA

  • 1 單片機(jī)與FPGA的接口方式單片機(jī)與FPGA的接口方式一般有兩種，即總線方式與獨(dú)立方式。MCS-51單片機(jī)具有很強(qiáng)的外部總線擴(kuò)展能力，利用片外三總線結(jié)構(gòu)很容易實(shí)現(xiàn)單片機(jī)與FPGA的總線接口，而且單片機(jī)以總線方式與FPGA進(jìn)
  • 關(guān)鍵字： FPGA  

單片機(jī)和CPLD的望遠(yuǎn)鏡伺服控制器設(shè)計(jì)

  • 摘要：設(shè)計(jì)基于高速單片機(jī)C8051F120和CPLD的高精度大型望遠(yuǎn)鏡的伺服控制器，由單片機(jī)實(shí)現(xiàn)閉環(huán)控制算法、上位機(jī)通信和LCD顯示控制，CPLD實(shí)現(xiàn)增量式編碼器計(jì)數(shù)、電機(jī)驅(qū)動(dòng)波形發(fā)生以及I／O接口。該控制器可獨(dú)立進(jìn)行電機(jī)
  • 關(guān)鍵字： 單片機(jī)  CPLD  LCD  

基于FPGA的三相函數(shù)信號(hào)發(fā)生器設(shè)計(jì)

  • 摘要：基于FPGA的三相函數(shù)信號(hào)發(fā)生器以DDS為核心，在Altera公司CycloneⅡ系列EP2C8T144C8上實(shí)現(xiàn)正弦波、方波、三角波和鋸齒波信號(hào)的產(chǎn)生，利用單片機(jī)PICl8F4550控制波形的頻率及相位差。同時(shí)單片機(jī)通過(guò)DAC0832控制波
  • 關(guān)鍵字： FPGA  三相  函數(shù)信號(hào)發(fā)生器    

基于DSP Builder的回波抵消器設(shè)計(jì)與實(shí)現(xiàn)

  • 基于DSP Builder的回波抵消器設(shè)計(jì)與實(shí)現(xiàn),摘要：針對(duì)通信中的回波問(wèn)題，基于自適應(yīng)濾波的LMS算法，設(shè)計(jì)了自適應(yīng)回波抵消器。并基于利用FPGA芯片，在DSP Builder平臺(tái)上，有效結(jié)合MatLab／Simulink和Quanus II設(shè)計(jì)工具，根據(jù)模塊化設(shè)計(jì)思想實(shí)現(xiàn)了LMS算法自適應(yīng)
  • 關(guān)鍵字： 通信  DSP   回波抵消器  FPGA  

實(shí)時(shí)嵌入式產(chǎn)品的測(cè)試系統(tǒng)設(shè)計(jì)

  • 實(shí)時(shí)嵌入式產(chǎn)品的測(cè)試系統(tǒng)設(shè)計(jì),摘要：主要介紹針對(duì)高實(shí)時(shí)性的嵌入式產(chǎn)品而開(kāi)發(fā)的測(cè)試系統(tǒng)的設(shè)計(jì)，簡(jiǎn)單介紹了被測(cè)試系統(tǒng)的特性，從整個(gè)測(cè)試系統(tǒng)的設(shè)計(jì)思想、設(shè)計(jì)原理，包括軟件和硬件等方面，給出詳細(xì)的介紹。另外，比較了不同方案設(shè)計(jì)的優(yōu)缺點(diǎn)，為
  • 關(guān)鍵字： 嵌入式  測(cè)試系統(tǒng)  RTX  FPGA  通信  

基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器

  • 變帶寬數(shù)字下變頻器（VB-DDC）可以對(duì)多種帶寬的輸入信號(hào)進(jìn)行處理，因此在雷達(dá)、通信、電子偵察等領(lǐng)域有廣泛應(yīng)...
  • 關(guān)鍵字： FPGA  帶寬可變  VB-DDC  StratixII  

基于FPGA的65nm芯片的設(shè)計(jì)方案

  • 基于FPGA的65nm芯片的設(shè)計(jì)方案,　　隨著工藝技術(shù)向65nm以及更小尺寸的邁進(jìn)，出現(xiàn)了兩類(lèi)關(guān)鍵的開(kāi)發(fā)問(wèn)題：待機(jī)功耗和開(kāi)發(fā)成本。這兩個(gè)問(wèn)題在每一新的工藝節(jié)點(diǎn)上都非常突出，現(xiàn)在已經(jīng)成為設(shè)計(jì)團(tuán)隊(duì)面臨的主要問(wèn)題。在設(shè)計(jì)方法上從專(zhuān)用集成電路(ASIC)和
  • 關(guān)鍵字： 設(shè)計(jì)  方案  芯片  65nm  FPGA  基于  

FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案

  • FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案,　　本文將介紹FPGA的功耗、流行的低功耗功能件以及影響功耗的用戶選擇方案，并探討近期的低功耗研究，以洞察高功率效率FPGA的未來(lái)趨勢(shì)?！　」牡慕M成部分　　FPGA的功耗由兩部分組成：動(dòng)態(tài)功耗和靜態(tài)功耗。信號(hào)給
  • 關(guān)鍵字： 功耗  選擇  方案  用戶  影響  架構(gòu)  FPGA  

基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真

  • 基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計(jì)及FPGA仿真,　　針對(duì)目前國(guó)內(nèi)SDH系統(tǒng)中還沒(méi)有一個(gè)專(zhuān)門(mén)的E1分接復(fù)用芯征，本文介紹一種用高級(jí)硬件描述語(yǔ)言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計(jì)的新型設(shè)計(jì)方法及其FPGA實(shí)現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計(jì)的
  • 關(guān)鍵字： 設(shè)計(jì)  FPGA  仿真  系統(tǒng)  SDH  VHDL  復(fù)用器  基于  

用FPGA+DSP實(shí)現(xiàn)HDLC(高級(jí)數(shù)據(jù)鏈路控制)功能

  • 用FPGA+DSP實(shí)現(xiàn)HDLC(高級(jí)數(shù)據(jù)鏈路控制)功能,　　引言　　HDLC的ASIC芯片使用簡(jiǎn)易，功能針對(duì)性強(qiáng)，性能可靠，適合應(yīng)用于特定用途的大批量產(chǎn)品中。但由于HDLC標(biāo)準(zhǔn)的文本較多，ASIC芯片出于專(zhuān)用性的目的難以通用于不同版本，缺乏應(yīng)用靈活性。有的芯片公司還有自己
  • 關(guān)鍵字： 鏈路  控制  功能  數(shù)據(jù)  高級(jí)  DSP  實(shí)現(xiàn)  HDLC  FPGA  

基于FPGA的圖像調(diào)焦系統(tǒng)研究

  • 摘要：采用基于圖像技術(shù)的自動(dòng)調(diào)焦方法，根據(jù)圖像分析出圖形的質(zhì)量，完成圖像預(yù)處理、清晰度判別，獲得當(dāng)前的成像狀況。通過(guò)控制電機(jī)，完成調(diào)焦操作。其中核心技術(shù)是分析圖像質(zhì)量評(píng)價(jià)函數(shù)。針對(duì)調(diào)焦算法計(jì)算量大、計(jì)
  • 關(guān)鍵字： FPGA  圖像調(diào)焦  系統(tǒng)研究    

基于FPGA實(shí)現(xiàn)的SCI接口電路IP核的設(shè)計(jì)

  • 隨著超大規(guī)模集成電路(VeryLargeScaleIntegrationVLSI)工藝技術(shù)的發(fā)展，芯片的規(guī)模越來(lái)越大，集成規(guī)模...
  • 關(guān)鍵字： FPGA  IP核  SCI接口電路  VLSI  

基于LatticeXP2設(shè)計(jì)的FPGA標(biāo)準(zhǔn)評(píng)估技術(shù)

  • 基于LatticeXP2設(shè)計(jì)的FPGA標(biāo)準(zhǔn)評(píng)估技術(shù),LatticeXP2器件包括基于查找表（LUT）的 FPGA以及非易失閃存單元（flexiFLASH）。LatticeXP2系列器件的LUT從5K到40K，分布是RAM從10K到83Kb，EBR SRAM從166Kb到885Kb，EBR SRAM區(qū)塊從9到48個(gè)，sysDSP從3個(gè)到8個(gè)，18x
  • 關(guān)鍵字： 評(píng)估  技術(shù)  標(biāo)準(zhǔn)  FPGA  LatticeXP2  設(shè)計(jì)  基于  
共6991條 331/467 |‹ « 329 330 331 332 333 334 335 336 337 338 » ›|

cpld／fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473