cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于CPLD的臭氧電源控制系統(tǒng)的軟硬件設(shè)計(jì)

　　臭氧發(fā)生器供電電源是臭氧發(fā)生器的重要組成部分，供電電源的電壓、頻率和波形是影響臭氧發(fā)生器效率的重要因素。發(fā)生器的結(jié)構(gòu)、氣源和冷卻系統(tǒng)確定后，電源系統(tǒng)的性能與品質(zhì)就成為影響發(fā)生器效率的關(guān)鍵。　　1 系
關(guān)鍵字：軟硬件設(shè)計(jì) 控制系統(tǒng) 電源 CPLD 臭氧基于

提高顯示器的視覺(jué)效果，提出增強(qiáng)比度擴(kuò)展和色飽和度兩種算法，來(lái)對(duì)彩色圖像進(jìn)行增強(qiáng)處理，為滿足視頻信號(hào)的實(shí)時(shí)性要求，應(yīng)用FPGA構(gòu)造高速圖像處理系統(tǒng)。實(shí)驗(yàn)結(jié)果表明，本方法能提高圖像的層次感，增強(qiáng)色彩飽和度，達(dá)到顯著提升視覺(jué)感受的效果。
關(guān)鍵字： FPGA 彩色圖像增強(qiáng) 系統(tǒng)

聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢(shì)。它將高靈敏度聲發(fā)射傳...
關(guān)鍵字： CPLD FPGA 信號(hào)傳輸聲發(fā)射

基于混合信號(hào)FPGA的功率管理解決方案,　　概述　　Actel Fusionreg; 混合信號(hào)FPGA能夠?qū)崿F(xiàn)功率管理，包括上電順序、運(yùn)行時(shí)間功率監(jiān)控，以及關(guān)機(jī)控制。此外，愛(ài)特公司提供的混合信號(hào)功率管理工具(Mixed-Signal Power Manager, MPM)參考設(shè)計(jì)，更可在如AF
關(guān)鍵字：管理解決方案功率 FPGA 混合信號(hào) 基于

基于FPGA和VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng),　這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點(diǎn)，采用VHDL語(yǔ)言的多按鍵狀態(tài)識(shí)別系統(tǒng)，實(shí)現(xiàn)識(shí)別60個(gè)按鍵自由操作，并簡(jiǎn)化MCU的控制信號(hào)?！　? 系統(tǒng)設(shè)計(jì)方案　　FPGA是一種可編程邏輯器件，它具有良好性能、極高
關(guān)鍵字：狀態(tài) 識(shí)別系統(tǒng) 按鍵語(yǔ)言 FPGA VHDL 基于

　　概述　　可編程邏輯器件已經(jīng)越來(lái)越多地用于汽車(chē)電子應(yīng)用，以替代ASIC和ASSP器件。Actel FPGA基于非易失性技術(shù)(快閃和反熔絲)，不易發(fā)生由中子引發(fā)的固件錯(cuò)誤，因而成為適用于關(guān)鍵性汽車(chē)應(yīng)用(如動(dòng)力傳動(dòng)和安全設(shè)備
關(guān)鍵字： FPGA 非易失性技術(shù) 低功耗汽車(chē)設(shè)計(jì)

1引言以直升機(jī)(有人機(jī)或無(wú)人機(jī))為平臺(tái)，利用可見(jiàn)光成像和紅外成像傳感器技術(shù)，可以晝夜進(jìn)行遠(yuǎn)距離、...
關(guān)鍵字： FPGA DSP 實(shí)時(shí)壓縮

設(shè)計(jì)了基于CPLD的數(shù)字電壓表，采用CPLD器件作為核心處理電路，用單片機(jī)進(jìn)行控制，能較好地減小外界干擾，提高分...
關(guān)鍵字： CPLD 數(shù)字電壓表單片機(jī)

摘要：介紹了基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器的整體設(shè)計(jì)及ARM、DSP和FPGA的器件選型，詳細(xì)描述了ARM與DSP、DSP與FPGA的接口電路設(shè)計(jì)，給出了系統(tǒng)軟件結(jié)構(gòu)設(shè)計(jì),詳細(xì)描述了HPI驅(qū)動(dòng)程序的實(shí)現(xiàn)過(guò)程?！　≡?/li>
關(guān)鍵字： FPGA DSP ARM 數(shù)據(jù)傳送

為了實(shí)現(xiàn)實(shí)時(shí)便攜式數(shù)字圖像穩(wěn)定系統(tǒng)的現(xiàn)場(chǎng)應(yīng)用，設(shè)計(jì)一種基于DSP C6416的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)。該系統(tǒng)由CPLD進(jìn)行處理邏輯和視頻同步控制，通過(guò)兩個(gè)雙端口RAM作為數(shù)據(jù)輸入和輸出的高速緩存，將DSP上的4個(gè)Bank信號(hào)中的8位和RAM的32位接口間進(jìn)行數(shù)據(jù)轉(zhuǎn)換，并使用EDMA技術(shù)進(jìn)行數(shù)據(jù)傳輸。系統(tǒng)工作時(shí)，通過(guò)對(duì)片內(nèi)Cache中數(shù)據(jù)區(qū)和程序區(qū)的合理分配，QDMA將于預(yù)處理處理數(shù)據(jù)讀入片內(nèi)，達(dá)到高速處理的目的。最后討論了使用內(nèi)聯(lián)函數(shù)和線性流水技術(shù)，加快算法軟件的執(zhí)行速度，實(shí)現(xiàn)高速實(shí)時(shí)圖像穩(wěn)定處理。
關(guān)鍵字： CPLD DSP 實(shí)時(shí)數(shù)字圖像

摘要：隨著集成電路技術(shù)的發(fā)展，F(xiàn)PGA以其體積小、速度快、功耗低、設(shè)計(jì)靈活、利于系統(tǒng)集成、擴(kuò)展升級(jí)等優(yōu)點(diǎn)，被廣泛地應(yīng)用于高速數(shù)字信號(hào)傳輸及數(shù)據(jù)處理。EnDat數(shù)據(jù)接口是適用于編碼器的雙向數(shù)字接口。EnDat可傳輸編
關(guān)鍵字： EnDat FPGA 編碼器數(shù)據(jù)采集

現(xiàn)代模擬仿真技術(shù)[1]廣泛應(yīng)用在系統(tǒng)設(shè)計(jì)、系統(tǒng)分析以及教育訓(xùn)練中。在模擬過(guò)程中，存在大量向前端模擬裝...
關(guān)鍵字： IP核仿真系統(tǒng) 數(shù)據(jù)采集 FPGA

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DVB-S 射頻調(diào)制 FPGA