cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于CPLD的開放式四軸運(yùn)動(dòng)控制器的設(shè)計(jì)

作為運(yùn)動(dòng)控制的核心部件，運(yùn)動(dòng)控制器普遍采用16位或32位微控制器，其靈活的系統(tǒng)集成方式和高速的指令執(zhí)行速度提高了運(yùn)動(dòng)控制性能、改善了控制系統(tǒng)的精度、增強(qiáng)了系統(tǒng)構(gòu)成的靈活性。如DeltaTau公司的PMAC系列、MEI公司
關(guān)鍵字： CPLD 開放式四軸運(yùn)動(dòng)控制器

SOPC技術(shù)在視覺測(cè)量中的設(shè)計(jì)方案與應(yīng)用

1引言視覺測(cè)量技術(shù)是以機(jī)器視覺技術(shù)為基礎(chǔ)，融合電子技術(shù)、計(jì)算機(jī)技術(shù)、近景攝影測(cè)量技術(shù)、圖像處理...
關(guān)鍵字： SOPC FPGA 視覺測(cè)量

基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)

1 引言
頻率、周期、相位是交流信號(hào)的3大要素。一般情況下，分析交流信號(hào)需研究其頻率與相位，而周期可直接由頻率計(jì)算。對(duì)于正弦信號(hào)的頻率、相位測(cè)量準(zhǔn)確度的要求不斷提高，而隨著電子技術(shù)的發(fā)展，對(duì)其測(cè)量方法
關(guān)鍵字：計(jì)數(shù)器設(shè)計(jì) 多功能 FPGA 單片機(jī) 基于

基于FPGA的DES加密算法的高性能實(shí)現(xiàn)

在分析DES算法原理的基礎(chǔ)上，詳細(xì)闡述一種基于VHDL描述、FPGA實(shí)現(xiàn)的DES加密算法系統(tǒng)的設(shè)計(jì)和仿真結(jié)果。該系統(tǒng)采用了一種基于子密鑰預(yù)先計(jì)算的新型流水線設(shè)計(jì)方案，克服了傳統(tǒng)DES流水線實(shí)現(xiàn)方式的缺點(diǎn)，使系統(tǒng)的密鑰可動(dòng)態(tài)刷新．并在硬件資源消耗有所降低的情況下，進(jìn)一步提高系統(tǒng)的處理速度，系統(tǒng)最高時(shí)鐘頻率為222．77 MHz．信息加密的速度為14．26 Gb／s，是最快軟件實(shí)現(xiàn)方式的112倍。同時(shí)系統(tǒng)還具有設(shè)計(jì)靈活，可靠性高，可重用性強(qiáng)．升級(jí)方便等特點(diǎn)。
關(guān)鍵字： FPGA DES 加密算法性能

基于FPGA技術(shù)的模擬雷達(dá)信號(hào)的設(shè)計(jì)與實(shí)現(xiàn)

前言FPGA（現(xiàn)場(chǎng)可編程門陣列）是由掩膜可編程門陣列和PLD（可編程邏輯器件）演變而來的，并將二者的特性結(jié)合...
關(guān)鍵字： FPGA 模擬雷達(dá)信號(hào)

流水線技術(shù)在基于FPGA的DSP運(yùn)算中的應(yīng)用

在數(shù)字信號(hào)處理(DSP)領(lǐng)域，需要處理的數(shù)據(jù)量很大，并且實(shí)時(shí)性要求很高。傳統(tǒng)的DSP設(shè)計(jì)方法主要有采用固定功...
關(guān)鍵字：流水線技術(shù) FPGA DSP 運(yùn)算

基于FPGA和SC16C554實(shí)現(xiàn)多串口通信的方法

0引言隨著電子技術(shù)的飛躍發(fā)展，通用數(shù)字信號(hào)處理器(DSP)的性能價(jià)格比不斷提高，數(shù)據(jù)處理能力不斷加...
關(guān)鍵字： FPGA SC16C554 多串口通信

基于CPLD譯碼的DSP二次Bootloader方法

基于CPLD譯碼的DSP二次Bootloader方法,隨著數(shù)字信號(hào)處理技術(shù)的快速發(fā)展，數(shù)字信號(hào)處理器(DSP)越來越廣泛地應(yīng)用于各種實(shí)時(shí)嵌入式系統(tǒng)中。當(dāng)系統(tǒng)調(diào)試完畢，想脫離仿真環(huán)境并在上電復(fù)位后自動(dòng)啟動(dòng)程序代碼運(yùn)行時(shí)，必須將程序代碼存儲(chǔ)在非易失性存儲(chǔ)器中。Fla
關(guān)鍵字： Bootloader 方法二次 DSP CPLD 基于 DSP

滿足RF處理需求的嵌入式儀器設(shè)計(jì)

無線市場(chǎng)就像是我們的一個(gè)新生的領(lǐng)域。新的射頻(RF)技術(shù)的爆炸性增長(zhǎng)為解決老問題創(chuàng)造了新機(jī)會(huì)。靈活的高分辨率波形生成，數(shù)字化以及分析子系統(tǒng)能夠利用射頻信號(hào)配合下變頻, 并且調(diào)整多個(gè)關(guān)心點(diǎn)也是必需的。在并發(fā)，
關(guān)鍵字：儀器 AMD 嵌入式 FPGA RF 處理 USB

CPLD在雙軸位置檢測(cè)系統(tǒng)中的應(yīng)用

1 引言
數(shù)控機(jī)床的加T精度主要南位置檢測(cè)系統(tǒng)的精度決定，位置檢測(cè)系統(tǒng)一般包括傳感器(旋轉(zhuǎn)變壓器，光電編碼器，光柵)、四倍頻鑒相電路、計(jì)數(shù)電路等，系統(tǒng)通過這些檢測(cè)電機(jī)的位移和速度，發(fā)出反饋信號(hào)，從而構(gòu)
關(guān)鍵字： CPLD 位置檢測(cè) 系統(tǒng) 中的應(yīng)用

基于FPGA的數(shù)字下變頻設(shè)計(jì)與實(shí)現(xiàn)

在擴(kuò)頻通信中，數(shù)字下變頻（DDC）是一種很重要的技術(shù)，它包括數(shù)字混頻器、數(shù)控振蕩器以及數(shù)字濾波器三部分。而傳統(tǒng)的DDC大多采用專用芯片，雖然其外圍電路簡(jiǎn)單、功能實(shí)現(xiàn)容易控制，但其大部分功能已經(jīng)固化，存在兼容
關(guān)鍵字： FPGA 數(shù)字變頻設(shè)計(jì)

基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計(jì)與實(shí)

要CORDIC(COordination Rotation DIgital Computer)算法實(shí)現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩器的方法。首先推導(dǎo)了算法產(chǎn)生正余弦信號(hào)的實(shí)現(xiàn)過程,然后給出了在中設(shè)計(jì)數(shù)控振蕩器的頂層電路結(jié)構(gòu),并根據(jù)算法特點(diǎn)在設(shè)計(jì)中引入
關(guān)鍵字： FPGA 正交數(shù)字混頻器數(shù)控振蕩器

FPGA平臺(tái)漸成系統(tǒng)核心

　　今天，F(xiàn)PGA已經(jīng)被應(yīng)用于系統(tǒng)的核心。無論是用來完成關(guān)鍵功能還是直接作為系統(tǒng)核心，今天的FPGA所提供的性能、功耗和容量都已經(jīng)達(dá)到甚至超過此前ASIC或ASSP的水平。　　25年前，賽靈思公司共同創(chuàng)始人之一 Ross Freeman發(fā)明了FPGA(現(xiàn)場(chǎng)可編　　程門陣列)，僅憑一項(xiàng)專利，Ross就激發(fā)了一個(gè)行業(yè)的創(chuàng)新熱情。　　很多電子設(shè)計(jì)師認(rèn)為，F(xiàn)GPA將是21世紀(jì)最重要的集成電路技術(shù)之一，而傳統(tǒng)門陣列和結(jié)構(gòu)陣列技術(shù)將退居到特殊的大批量應(yīng)用。在FPGA誕生之初，可編程邏輯主要用于系統(tǒng)外圍，作
關(guān)鍵字：賽靈思 FPGA ASIC ASSP

便攜消費(fèi)市場(chǎng)FPGA正部分取代ASIC

　　傳統(tǒng)型FPGA基本具備高性能、傳輸速度快的特點(diǎn)，因此這些產(chǎn)品都具有DSP(數(shù)字信號(hào)處理)和高速傳輸I/O接口。它們主要滿足基站、工控、醫(yī)療等市場(chǎng)對(duì)高速產(chǎn)品的需求。SiliconBlue的產(chǎn)品定位與上述傳統(tǒng)型FPGA不同。我們強(qiáng)調(diào)生產(chǎn)針對(duì)便攜消費(fèi)電子市場(chǎng)的低功耗產(chǎn)品。　　傳統(tǒng)的FPGA企業(yè)在低功耗市場(chǎng)上推出的都是密度非常小的器件，只能滿足非常簡(jiǎn)單的邏輯應(yīng)用，而且即使他們?cè)谶@方面有系列產(chǎn)品，產(chǎn)品線相對(duì)來說仍然不很完整。而SiliconBlue看準(zhǔn)這一市場(chǎng)，提供完整的產(chǎn)品線。　　市場(chǎng)上一些新興FPG
關(guān)鍵字： FPGA DSP 65納米 SRAM

SoC原型驗(yàn)證領(lǐng)域FPGA應(yīng)用逐年增加

　　近幾年來，F(xiàn)PGA在驗(yàn)證SoC設(shè)計(jì)上的應(yīng)用發(fā)展非常迅速，這是因?yàn)殡S著半導(dǎo)體設(shè)計(jì)、制造工藝越來越先進(jìn)，SoC、ASIC設(shè)計(jì)的規(guī)模變得越來越大，只采用傳統(tǒng)軟件仿真的方式，已經(jīng)不能夠充分地驗(yàn)證功能。另外，大量的前期軟件開發(fā)也需要一個(gè)接近SoC、ASIC設(shè)計(jì)的硬件原型。而采用FPGA來模擬芯片設(shè)計(jì)的原型，已被證明是最有效、最經(jīng)濟(jì)的方式。目前，用于 SoC原型驗(yàn)證的FPGA銷售額已增加到整個(gè)FPGA銷售的7%～9%，相信這一比例還將逐年提高。　　SoC原型應(yīng)用對(duì)FPGA有一定的需求。比如規(guī)模通常需要比較大，
關(guān)鍵字： FPGA SoC ASIC