cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

如何用DSP和FPGA構(gòu)建多普勒測(cè)量系統(tǒng)

隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來(lái)越普遍。
關(guān)鍵字： FPGA DSP 多普勒測(cè)量系統(tǒng)

利用FPGA協(xié)處理提升無(wú)線子系統(tǒng)的性能

　　您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。　　常見(jiàn)于無(wú)線應(yīng)用中這類(lèi)處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個(gè)并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。　　將需要高速并行處理的工作卸載給FPGA，而將需要高速
關(guān)鍵字：信號(hào)處理 FPGA DSP

基于MAX+plusⅡ開(kāi)發(fā)平臺(tái)的EDA設(shè)計(jì)方法

　　MAX + plus Ⅱ是美國(guó)Altera 公司的一種EDA 軟件,用于開(kāi)發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60 計(jì)數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過(guò)程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　EDA ( Elect ronic Design Automation) 即電子設(shè)計(jì)自動(dòng)化技術(shù),是指以計(jì)算機(jī)為基本工作平臺(tái),把應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)融合在一個(gè)電子CAD 通用軟件包中,輔助進(jìn)行三方面的電子設(shè)計(jì)工作,即集成電路設(shè)計(jì)、電子電路設(shè)計(jì)以及
關(guān)鍵字： EDA FPGA

利用FPGA協(xié)處理器優(yōu)化高性能數(shù)字?jǐn)z像監(jiān)控系統(tǒng)

　　數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在具有更多的能力，是傳統(tǒng)模擬系統(tǒng)強(qiáng)有力的替代方案。除了提供先進(jìn)的壓縮技術(shù)，如MPEG-4和H.264，數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在配備了如圖像穩(wěn)定，全景攝像和視頻運(yùn)動(dòng)檢測(cè)等算法。本文將討論這些新技術(shù)的優(yōu)點(diǎn)，和它們?cè)谟脭?shù)字信號(hào)處理器（DSP）和FPGA協(xié)處理器平臺(tái)上的優(yōu)化實(shí)現(xiàn)。它將詳盡地闡述現(xiàn)代監(jiān)視系統(tǒng)的需求，這些系統(tǒng)中常用的算法和加快系統(tǒng)設(shè)計(jì)的開(kāi)發(fā)平臺(tái)。　　商用攝像監(jiān)視系統(tǒng)的一般需求是支持一至八個(gè)攝像機(jī)，先進(jìn)的視頻壓縮如MPEG-4，Windows Media 9 H.264，低延遲編碼
關(guān)鍵字： FPGA 數(shù)字?jǐn)z像監(jiān)控系統(tǒng) DSP

基于FPGA的USB2.0控制器設(shè)計(jì)

　　在視頻存儲(chǔ)和圖像寬帶領(lǐng)域中，經(jīng)常遇到實(shí)時(shí)高速數(shù)據(jù)傳輸?shù)囊蟆?000年4月，由Intel、Microsoft、NEC、Compaq、Lucent、Phillips等公司共同制訂的USB2.0（Universal Serial Bus）傳輸協(xié)議，其速度遠(yuǎn)遠(yuǎn)超過(guò)了目前使用IEEE1394接口進(jìn)行視頻傳輸?shù)?00Mbps，達(dá)到了480Mbps；而且具有即插即用的PnP（Plug And Play）、可進(jìn)行菊花鏈?zhǔn)降募?jí)聯(lián)（通過(guò)USB HUB進(jìn)行外圍擴(kuò)展）、可串連多達(dá)127個(gè)USB設(shè)備等優(yōu)點(diǎn)。應(yīng)用該協(xié)議可支持實(shí)
關(guān)鍵字： FPGA USB 控制器

AES加密算法的一種優(yōu)化的FPGA實(shí)現(xiàn)方法

本文介紹AES加密算法的一種FPGA實(shí)現(xiàn)的方法以及對(duì)其加密速度的優(yōu)化處理技巧。
關(guān)鍵字： FPGA AES 加密算法實(shí)現(xiàn)方法

國(guó)內(nèi)首個(gè)開(kāi)放源碼硬件創(chuàng)新大賽圓滿閉幕

覆蓋全國(guó)50所高等院校，1000多位在校研究生和博士生及其導(dǎo)師，近200個(gè)團(tuán)隊(duì)的首屆“中國(guó)電子學(xué)會(huì)Xilinx杯開(kāi)放源碼硬件創(chuàng)新大賽”，于2008年4月20日在無(wú)錫國(guó)家集成電路基地經(jīng)過(guò)緊張的最后一輪顛峰對(duì)決和評(píng)委們的遴選，終于塵埃落定。來(lái)自北京郵電大學(xué)由林家儒教授指導(dǎo)的團(tuán)隊(duì)（田耘，徐文波，胡彬和谷濤）提交的“WCDMA系統(tǒng)字頻數(shù)域干擾抵消器”項(xiàng)目最終摘取桂冠，載譽(yù)而歸。獲得二等獎(jiǎng)的分別是東北大學(xué)的“基于FPGA動(dòng)態(tài)重配置技術(shù)的熱電廠集中監(jiān)控系
關(guān)鍵字：開(kāi)放源碼 FPGA Xilinx

如何用FPGA實(shí)現(xiàn)原型板原理圖的驗(yàn)證

　　首次流片成功取決于整個(gè)系統(tǒng)硬件和相關(guān)軟件的驗(yàn)證，有些公司提供的快速原型生成平臺(tái)具有許多調(diào)試功能，但這些平臺(tái)的價(jià)格非常高。　　因此最流行的做法是根據(jù)DUT和具體應(yīng)用設(shè)計(jì)復(fù)合FPGA板，驗(yàn)證這些板的原理圖通常是很麻煩的，本文提出一種利用FPGA實(shí)現(xiàn)原型板原理圖驗(yàn)證的新方法。　　由于價(jià)格競(jìng)爭(zhēng)越來(lái)越激烈，首次流片成功或只需少量的修改變得越來(lái)越重要。　　為了達(dá)到這一目標(biāo)，對(duì)整個(gè)系統(tǒng)(即硬件和相關(guān)軟件)的驗(yàn)證成為重中之重。　　業(yè)界也涌現(xiàn)了許多策略來(lái)幫助設(shè)計(jì)師完成RTL上的軟件運(yùn)行。這些策略提供了在
關(guān)鍵字： FPGA 原理圖

FPGA在微處理器系統(tǒng)中的在應(yīng)用配置

ALTERA公司SRAM工藝可編程器件應(yīng)用廣泛，專(zhuān)用配置器件比較昂貴。在具有微處理器的系統(tǒng)中，使用微處理器系統(tǒng)的存儲(chǔ)器來(lái)存儲(chǔ)配置數(shù)據(jù)，并通過(guò)微處理器配置FPGA，這種方法幾乎不增加成本。微處理器根據(jù)不同的程序應(yīng)用，采用不同的配置數(shù)據(jù)對(duì)FPGA進(jìn)行配置，使FPGA實(shí)現(xiàn)與該應(yīng)用有關(guān)的特定功能。詳細(xì)介紹了微處理器系統(tǒng)中連接簡(jiǎn)單的被動(dòng)串行配置方法和被動(dòng)并行異步配置方法。
關(guān)鍵字： FPGA 微處理器系統(tǒng)

Floorplanner工具在基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)中的應(yīng)用

Floorplanner工具在基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)中的應(yīng)用,利用本文談到的Floorplanner工具可以對(duì)嵌入式處理器、相關(guān)的IP和定制邏輯進(jìn)行布局控制和分組，簡(jiǎn)化復(fù)雜系統(tǒng)級(jí)芯片的開(kāi)發(fā)，提高系統(tǒng)整體性能。
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 應(yīng)用嵌入式 FPGA 工具基于 Floorplanner

基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng)

一種基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng)，采用視頻解碼芯片SAA7114H進(jìn)行A/D轉(zhuǎn)換，在CPLD芯片XC95216的邏輯控制下通過(guò)乒乓緩存技術(shù)進(jìn)行數(shù)據(jù)存儲(chǔ)。
關(guān)鍵字： CPLD 視頻解碼芯片實(shí)時(shí)圖像采集系統(tǒng)

FPGA中軟FIFO設(shè)計(jì)和實(shí)現(xiàn)

異步FIFO是一種在電子系統(tǒng)中得到廣泛應(yīng)用的器件，文中介紹了一種基于FPGA的異步FIFO設(shè)計(jì)方法。使用這種方法可以設(shè)計(jì)出高速、高可靠的異步FIFO。
關(guān)鍵字： FPGA FIFO 軟

將FPGA/CPLD技術(shù)用于防止移動(dòng)設(shè)備盜竊

從澳大利亞到中國(guó)，從美國(guó)到歐洲，手機(jī)制造商不斷為其產(chǎn)品增加新的語(yǔ)音/數(shù)據(jù)功能，而具有新功能的手機(jī)更容易被盜...
關(guān)鍵字： CPLD技術(shù) 移動(dòng)設(shè)備手機(jī) FPGA CVL-D T-Mobile Midland 防止盜竊盜竊犯罪 IMEI

Stratix FPGA電源方案設(shè)計(jì)與驗(yàn)證

針對(duì)Stratix系列FPGA系統(tǒng)電源需求情況，給出了一套基于Intersil高效三輸出同步補(bǔ)償穩(wěn)定器的“單片”電源解決方案。
關(guān)鍵字：驗(yàn)證方案設(shè)計(jì) 電源 FPGA Stratix

采用靈活的汽車(chē)FPGA提高片上系統(tǒng)級(jí)集成和降低物料

汽車(chē)制造商們堅(jiān)持不懈地改進(jìn)車(chē)內(nèi)舒適性、安全性、便利性、工作效能和娛樂(lè)性，反過(guò)來(lái)，這些努力又推動(dòng)了各種車(chē)內(nèi)數(shù)字技術(shù)的應(yīng)用。
關(guān)鍵字： FPGA 汽車(chē) 片上系統(tǒng) 集成