cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

利用SmartCompile和賽靈思的設(shè)計(jì)工具進(jìn)行設(shè)計(jì)保存

　　在FPGA環(huán)境下，設(shè)計(jì)保存實(shí)施比較復(fù)雜，需要保存的事項(xiàng)包括：一項(xiàng)設(shè)計(jì)的HDL描述、一個模塊的綜合網(wǎng)表、約束文件內(nèi)的布局信息，以及在局部比特文件中的配置數(shù)據(jù)。賽靈思集成軟件環(huán)境(ISE) 9.1i 軟件以新的SmartCompile 技術(shù)為特色，其中包含兩種新的方法:SmartGuide和Partitions，這兩種方法可以保存像布局或布線這樣的設(shè)計(jì)執(zhí)行數(shù)據(jù)，并且可以減少解決問題所花費(fèi)的時(shí)間。　　SmartGuide采用命名和拓樸匹配技術(shù)來識別一個FPGA設(shè)計(jì)中相對于以前的實(shí)現(xiàn)還沒有發(fā)生改變的各個部
關(guān)鍵字： FPGA

基于PM3388和FPGA的網(wǎng)絡(luò)接口設(shè)計(jì)

　　本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計(jì)的功能需求和性能需求，按照數(shù)據(jù)處理流程劃分功能模塊，以PM3388作為鏈路層處理芯片和兩片高性能FPGA作為鏈路層處理芯片完成了系統(tǒng)設(shè)計(jì)，并給出了具體實(shí)現(xiàn)方案。對兩片F(xiàn)PGA控制功能的實(shí)現(xiàn)做了重點(diǎn)闡述，對實(shí)現(xiàn)難點(diǎn)做了深入的分析。　　1 前言　　隨著網(wǎng)絡(luò)規(guī)模的持續(xù)膨脹和新型網(wǎng)絡(luò)應(yīng)用需求的不斷增長，目前基于IPv4技術(shù)的因特網(wǎng)在可擴(kuò)展性、IP地址空間、安全、服務(wù)質(zhì)量控制、移動性、運(yùn)營管理和盈利模式等諸多方面面臨著挑戰(zhàn)，尤其是地址空間匱乏、可擴(kuò)展性差等缺陷嚴(yán)重制
關(guān)鍵字： FPGA

利用FPGA協(xié)處理提升無線子系統(tǒng)的性能

　　您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢?有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。　　常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。　　將需要高速并行處理的工作卸載給FPGA，而將需要高速
關(guān)鍵字： FPGA

基于FPGA的高速DMUX設(shè)計(jì)

介紹了基于Altera公司FPGA的高速DMUX(數(shù)據(jù)分路器)設(shè)計(jì)。通過與DMUX專用器件的比較，說明了這種實(shí)現(xiàn)方式的優(yōu)勢。
關(guān)鍵字： FPGA DMUX

基于FPGA的光電抗干擾電路設(shè)計(jì)

關(guān)鍵字： FPGA 光電抗干擾電路設(shè)計(jì)

CPLD在嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信中的應(yīng)用

　　1.引言　　可編程邏輯器件PLD(Programmable logic Device)就是由用戶進(jìn)行編程實(shí)現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC。可編程邏輯器件在現(xiàn)代電子工程設(shè)計(jì)中得到了廣泛應(yīng)用。它是在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的，具有高密度，高速度，低功耗體系結(jié)構(gòu)和邏輯單元，靈活以及運(yùn)用范圍寬等特點(diǎn)，同時(shí)還具有設(shè)計(jì)周期短，制造成本低，開發(fā)工具先進(jìn)，標(biāo)準(zhǔn)產(chǎn)品無需測試，質(zhì)量穩(wěn)定及可實(shí)時(shí)布線檢驗(yàn)等優(yōu)點(diǎn)。　　現(xiàn)場總線技術(shù)廣泛應(yīng)用于工業(yè)和軍用測控局域網(wǎng)中，它可以實(shí)現(xiàn)較遠(yuǎn)距離、較快速度的
關(guān)鍵字： CPLD

ARM、DSP、FPGA的特點(diǎn)和區(qū)別

ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場設(shè)計(jì)的第一款RISC微處理器，基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn)，它提供一系列內(nèi)核、體系擴(kuò)展、微處理器和系統(tǒng)芯片方案，四個功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來配置生產(chǎn)。由于所有產(chǎn)品均采用一個通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運(yùn)行。目前ARM在手持設(shè)備市場占有90以上的份額，可以有效地縮短應(yīng)用程序開發(fā)與測試的時(shí)間，也降低了
關(guān)鍵字： ARM DSP FPGA 特點(diǎn) 區(qū)別

基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲、顯示等方面存在諸多限制，在很大程度上影響了其在實(shí)際中的應(yīng)用。選用高性能的FPGA芯片進(jìn)行數(shù)據(jù)處理，充分利用PC的強(qiáng)大處理功能，配合LabView圖形化語言開發(fā)的虛擬邏輯分析儀，其數(shù)據(jù)處理和傳輸速率大大提高，適用性極大增強(qiáng)，其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。　　工作原理　　本設(shè)計(jì)選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數(shù)據(jù)采集和處理，外接SR
關(guān)鍵字： FPGA

基于FPGA的鍵盤掃描模塊的設(shè)計(jì)與實(shí)現(xiàn)

　　在電子產(chǎn)品中，鍵盤是最基本的輸入設(shè)備，然而在應(yīng)用中都采用通用的鍵盤掃描器件是不現(xiàn)實(shí)的，需要單獨(dú)設(shè)計(jì)成專用的小鍵盤。現(xiàn)代EDA(電子設(shè)計(jì)自動化)技術(shù)提供了一種很好的途徑,利用VHDL硬件描述語言和FPGA器件可以很方便地構(gòu)建鍵盤掃描模塊。經(jīng)過實(shí)際操作檢驗(yàn),該模塊可以很好地對每一次按鍵動作進(jìn)行掃描和響應(yīng)，實(shí)現(xiàn)預(yù)先設(shè)計(jì)的功能。　　1 概述　　1.1 通用鍵盤和專用鍵盤　　在現(xiàn)代個人計(jì)算機(jī)系統(tǒng)中，一般都采用通用的標(biāo)準(zhǔn)鍵盤(如：標(biāo)準(zhǔn)101/102鍵盤或Microsoft自然PS/2鍵盤)來實(shí)現(xiàn)人與計(jì)
關(guān)鍵字： FPGA

2008年2月18日，邁瑞公司授予Altera“優(yōu)秀供應(yīng)商獎”

　　Altera公司今天宣布，深圳邁瑞生物醫(yī)療電子股份有限公司授予Altera 2007年度“優(yōu)秀供應(yīng)商獎”，這是雙方長期互惠合作的結(jié)果。邁瑞公司位于中國深圳，是醫(yī)療設(shè)備開發(fā)、生產(chǎn)和營銷的龍頭公司。Altera是2007年邁瑞供應(yīng)商大會上唯一獲得該獎項(xiàng)的FPGA供應(yīng)商。　　在年度供應(yīng)商大會上，邁瑞公司表達(dá)了對最有價(jià)值合作伙伴的感謝，這些合作伙伴不斷開拓創(chuàng)新，提高了公司的效能。Altera提供的功能、價(jià)值和技術(shù)支持契合邁瑞公司的需求，得到了邁瑞的認(rèn)可。　　邁瑞公司采購部
關(guān)鍵字： Altera FPGA

PLD/FPGA新手入門

PLD是可編程邏輯器件（Programable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Programable Gate Array)的簡稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的發(fā)明和使用。 PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡單的74
關(guān)鍵字： PLD FPGA 入門

ADS8344和FPGA的高精度數(shù)據(jù)采集前端

　　數(shù)據(jù)采集在工業(yè)測試系統(tǒng)中是一個很重要的環(huán)節(jié)，其精確性和可靠性是至關(guān)重要的。本文闡述的數(shù)據(jù)采集系統(tǒng)精度高達(dá)16位，能夠?qū)?個外部模擬通道進(jìn)行A/D采樣，最大模擬輸入信號范圍達(dá)到-15～+15V。該系統(tǒng)具有限幅保護(hù)功能，程序編寫簡便，能夠?qū)崿F(xiàn)對遠(yuǎn)端數(shù)據(jù)的采集和傳輸。　　1 系統(tǒng)硬件設(shè)計(jì) 　　數(shù)據(jù)采集系統(tǒng)框圖如圖1所示。　　 ? 　　圖中，A/D轉(zhuǎn)換器采用了TI公司的16位逐次逼近型ADS8344;FPGA主要用于控制ADC的啟動、停止和查詢ADC狀態(tài)等，同時(shí)對數(shù)據(jù)進(jìn)行高速數(shù)據(jù)緩
關(guān)鍵字： ADS8344 FPGA 數(shù)據(jù)采集

基于FPGA和DSP的高速瞬態(tài)信號檢測系統(tǒng)

　　引言　　目前國內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過程進(jìn)行實(shí)時(shí)無損耗監(jiān)測的方法和手段，并根據(jù)監(jiān)測結(jié)果對火工品的可靠性進(jìn)行準(zhǔn)確的判決和認(rèn)證，解決科研和生產(chǎn)過程中的具體問題。本系統(tǒng)采用感應(yīng)式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進(jìn)的集成電路實(shí)現(xiàn)了電火工品的無損耗檢測。其主要目的是：第一，解決電火工品可靠性試驗(yàn)中微秒級瞬態(tài)信號的檢測、處理和存儲技術(shù);第二，為可靠性試驗(yàn)提供一種在線的無損耗實(shí)時(shí)檢測系統(tǒng)，以便對電火工品的發(fā)火全過程進(jìn)行監(jiān)測;第三，為電火工品的發(fā)火可靠性認(rèn)證和評
關(guān)鍵字： FPGA DSP A/D

基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計(jì)

　　聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實(shí)時(shí)接收和采集來自于材料缺陷的聲發(fā)射信號，進(jìn)而通過對這些聲發(fā)射信號的識別、判斷和分析來對材料損傷缺陷進(jìn)行檢測研究并對構(gòu)件強(qiáng)度、損傷、壽命等進(jìn)行分析和研究。　　在實(shí)際的構(gòu)件檢測中，現(xiàn)場聲源信號通常是在100～800 khz之間的微弱高頻信號，而且材料損傷檢測、聲發(fā)射源定位往往需要多個傳感器形成傳感器陣列，而聲發(fā)射信號的數(shù)據(jù)傳輸系統(tǒng)必須達(dá)到640 mbps
關(guān)鍵字： CPLD 信號

使用VHDL語言設(shè)計(jì)FPGA的幾個常見問題的探討

?????? 詳細(xì)討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設(shè)計(jì)現(xiàn)場可編程門陣列(FP-GA)時(shí)常見的三個問題：等占空比分頻電路、延時(shí)任意量的延時(shí)電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計(jì)可編程邏輯器件(PLD)/現(xiàn)場可編程門陣
關(guān)鍵字： VHDL FPGA 問題