cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

為高性能處理和高速串行I/O設(shè)計(jì)提供終極系統(tǒng)集成平臺(tái)Xilinx隆重推出Virtex-5 FXT FPGA

　　2008年4月3日，北京－全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司（ Xilinx, Inc. (NASDAQ: XLNX) ）今天宣布推出Virtex?-5 FXT 器件。這些FPGA器件在業(yè)界率先集成了嵌入式PowerPC? 440處理器模塊、高速RocketIO? GTX收發(fā)器和專用XtremeDSP? 處理能力。作為65nm Virtex-5系列的第四款平臺(tái)，Virtex-5 FXT提供了極高的性能，還可幫助設(shè)計(jì)人員降低系統(tǒng)成本、縮小板尺寸并減少元件數(shù)量
關(guān)鍵字：可編程邏輯賽靈思 FPGA

OFDM信道調(diào)制解調(diào)的仿真及其FPGA設(shè)計(jì)(06-100)

　　OFDM(正交頻分復(fù)用)是一種高效的多載波調(diào)制技術(shù)，其最大的特點(diǎn)是傳輸速率高，具有很強(qiáng)的抗碼間干擾和信道選擇性衰落能力。OFDM最初用于高速M(fèi)ODEM、數(shù)字移動(dòng)通信和無(wú)線調(diào)頻信道上的寬帶數(shù)據(jù)傳輸，隨著IEEE802.11a協(xié)議、BRAN(Broadband Radio Access Network)和多媒體的發(fā)展，數(shù)字音頻廣播(DAB)、地面數(shù)字視頻廣播((DVB-T)和高清晰度電視((HDTV)都應(yīng)用了OFDM技術(shù)。　　OFDM利用離散傅立葉反變換/離散傅立葉變換(IDFT/DFT)代替多載波調(diào)
關(guān)鍵字： OFDM FPGA

數(shù)字化全雙工語(yǔ)音會(huì)議電路(06-100)

　　語(yǔ)音會(huì)議和全雙工語(yǔ)音會(huì)議　　“語(yǔ)音會(huì)議”常被稱為“電話會(huì)議”，但電話會(huì)議只是語(yǔ)音會(huì)議的形式之一。實(shí)際上，語(yǔ)音會(huì)議的用戶終端并不限于電話機(jī)，也可以是調(diào)度機(jī)、會(huì)議機(jī)、指揮機(jī)等各種通信設(shè)備的語(yǔ)音終端；語(yǔ)音會(huì)議的通信網(wǎng)絡(luò)也并不限于普通的二線制PSTN電話網(wǎng)絡(luò)，還可以是四線制的語(yǔ)音網(wǎng)絡(luò)、專用的無(wú)線通信網(wǎng)絡(luò)或者有線/無(wú)線結(jié)合的綜合通信網(wǎng)絡(luò)。　　在語(yǔ)音會(huì)議中，每個(gè)與會(huì)者都可以收聽(tīng)會(huì)議，但不一定能夠發(fā)言。如果與會(huì)者要通過(guò)申請(qǐng)才能發(fā)言，那么習(xí)慣上稱其為&ldquo
關(guān)鍵字： Altera FPGA Cyclone

Xilinx推出Virtex-5 FXT FPGA

2008年4月3日，北京－全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司（ Xilinx, Inc. (NASDAQ: XLNX) ）今天宣布推出Virtex?-5 FXT 器件。這些FPGA器件在業(yè)界率先集成了嵌入式PowerPC? 440處理器模塊、高速RocketIO? GTX收發(fā)器和專用XtremeDSP? 處理能力。作為65nm Virtex-5系列的第四款平臺(tái)，Virtex-5 FXT提供了極高的性能，還可幫助設(shè)計(jì)人員降低系統(tǒng)成本、縮小板尺寸并減少元件數(shù)量。在
關(guān)鍵字： Xilinx FPGA

FPGA在高速互連中的應(yīng)用

　　在技術(shù)發(fā)展的進(jìn)程中，某些出現(xiàn)的里程碑式技術(shù)甚至引起了發(fā)展方向的全盤(pán)改變。最初常用的并行打印機(jī)端口現(xiàn)在幾乎已經(jīng)絕跡了。系統(tǒng)結(jié)構(gòu)以8/16/32位并行總線的方式實(shí)現(xiàn)硅器件和存儲(chǔ)器之間的互連。傳統(tǒng)的系統(tǒng)背板會(huì)定義寬度達(dá)64位的并線總線。由于用戶對(duì)更高保真度多媒體體驗(yàn)的需求不斷提升，導(dǎo)致數(shù)據(jù)率不斷提高，系統(tǒng)數(shù)據(jù)吞吐量的要求呈現(xiàn)幾何級(jí)數(shù)的增長(zhǎng)。不過(guò)，增加并行總線的寬度和時(shí)鐘的頻率并不是長(zhǎng)期可行的解決方案，因?yàn)檫@種方法本身已經(jīng)達(dá)到了某些技術(shù)死角，主要會(huì)碰到的問(wèn)題包括PCB的空間限制、信號(hào)噪聲、信號(hào)完整性和避免信號(hào)
關(guān)鍵字： FPGA

賽靈思正式發(fā)布Virtex-5 FXT FPGA

65nm Virtex-5系列FPGA第四款平臺(tái)集成了PowerPC 440處理器模塊、 GTX高速收發(fā)器，以及超過(guò)190 GMACs的DSP性能
關(guān)鍵字： Virtex-5 FXT FPGA 賽靈思 65納米

撥開(kāi)迷霧：FPGA用做數(shù)字信號(hào)處理應(yīng)用？

　　在2004年加入賽靈思公司之前，與大多數(shù)人的觀點(diǎn)一樣，我也認(rèn)為FPGA“非常適用于原型設(shè)計(jì)，但對(duì)于批量DSP系統(tǒng)應(yīng)用來(lái)說(shuō)，成本太高，功耗太大。”,我原來(lái)一直認(rèn)為，F(xiàn)PGA在成本和功效方面無(wú)法滿足今天采用DSP系統(tǒng)架構(gòu)完成的那些設(shè)計(jì)的預(yù)算要求。然而，沒(méi)過(guò)多久，我源于“DSP視角”的看法就被大大地并且不可逆轉(zhuǎn)地改變了。　　今天針對(duì)DSP優(yōu)化的高性能FPGA已經(jīng)在DSP領(lǐng)域扮演著重要的角色。DSP領(lǐng)域的設(shè)計(jì)工程師逐漸發(fā)現(xiàn)他們所處的環(huán)境變化十分迅速，標(biāo)準(zhǔn)快速
關(guān)鍵字： FPGA 數(shù)字信號(hào)處理

Xilinx推出整體設(shè)計(jì)工具套件-ISE10.1突破性提升設(shè)計(jì)生產(chǎn)力、性能和功耗

　　2008年3月25日，北京 ——全球可編程解決方案領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)今天宣布推出其ISE® Design Suite10.1版。這一統(tǒng)一的整體解決方案為FPGA邏輯、嵌入式和DSP設(shè)計(jì)人員提供了賽靈思的整個(gè)設(shè)計(jì)工具產(chǎn)品線，其中的設(shè)計(jì)工具具有完全的互操作能力。ISE Design Suite 10.1版以平均運(yùn)行速度快兩倍的特性極大地加快了設(shè)計(jì)實(shí)施速度。因此設(shè)計(jì)人員可以在一天時(shí)間里完成多次反復(fù)設(shè)計(jì)。今天的發(fā)布另外一個(gè)重
關(guān)鍵字： DSP 嵌入式 FPGA

FPGA電路設(shè)計(jì)：如何應(yīng)對(duì)電源相關(guān)問(wèn)題的挑戰(zhàn)

　　引言　　在設(shè)計(jì)可編程門(mén)陣列(FPGA)電路時(shí)，必須極端重視電源問(wèn)題，從而使最終產(chǎn)品能在所有可能的條件下無(wú)缺陷工作并處于最優(yōu)狀態(tài)。FPGA 電路電源有兩項(xiàng)需考慮的問(wèn)題: FPGA 電路上電要求和電路功耗分析。這篇文章針對(duì)這兩方面的要求，討論您可能遇到的問(wèn)題，以及解決方案。　　目前FPGA電路設(shè)計(jì)所面臨的問(wèn)題　　FPGA電路通常需要多路電源輸入。為優(yōu)化開(kāi)機(jī)時(shí)的電流拖曳，防止鎖死和永久性的電路損壞，同時(shí)也為了防止開(kāi)機(jī)接通時(shí)的毛刺干擾和降低開(kāi)機(jī)接通的功耗，這些電源輸入必須具有精確的上電序列以及正確
關(guān)鍵字： FPGA 電源

基于FPGA的并行可變長(zhǎng)解碼器的實(shí)現(xiàn)技術(shù)

　　可變長(zhǎng)編碼(VLC)是一種無(wú)損熵編碼，它廣泛應(yīng)用于多媒體信息處理等諸多領(lǐng)域。在H.261/263、MPEG1/2/3等國(guó)際標(biāo)準(zhǔn)中，VLC占有重要地位。VLC的基本思想是對(duì)一組出現(xiàn)概率各不相同的信源符號(hào)，采用不同長(zhǎng)度的碼字表示，對(duì)出現(xiàn)概率高的信源符號(hào)采用短碼字，對(duì)出現(xiàn)概率低的信源符號(hào)采用長(zhǎng)碼字。Huffman編碼是一種典型的VLC，其編碼碼字的平均碼長(zhǎng)非常接近于數(shù)據(jù)壓縮的理論極限——熵。　　可變長(zhǎng)解碼(VLD)是VLC的逆過(guò)程，它從一組連續(xù)的碼流中提取出可變長(zhǎng)碼字，并將之轉(zhuǎn)換
關(guān)鍵字： VLD 串行解碼 FPGA

采用FPGA協(xié)處理器優(yōu)化汽車信息娛樂(lè)和信息通信系統(tǒng)(04-100)

　　集成了數(shù)據(jù)通信，定位服務(wù)和視頻娛樂(lè)的高端汽車信息娛樂(lè)系統(tǒng)需要高性能的可編程處理技術(shù)，其最佳實(shí)現(xiàn)方法是在主流汽車信息通信系統(tǒng)構(gòu)架中集成FPGA協(xié)處理器。本文講述汽車娛樂(lè)系統(tǒng)的需求，討論主流系統(tǒng)構(gòu)架，以及FPGA協(xié)處理器是如何集成到軟硬件體系中，以滿足高性能處理、靈活性和降低成本的要求。　　娛樂(lè)電子消費(fèi)已經(jīng)成為區(qū)分豪華轎車的標(biāo)志之一，推動(dòng)了汽車性能的快速發(fā)展，設(shè)計(jì)者必須在性能，成本和靈活性上進(jìn)行綜合考慮。高端應(yīng)用包括衛(wèi)星電話，后座娛樂(lè)，導(dǎo)航，各種音頻回放，語(yǔ)音合成、識(shí)別以及其他新的應(yīng)用。　　帶動(dòng)汽
關(guān)鍵字： FPGA 汽車娛樂(lè)系統(tǒng)

FPGA基軟件無(wú)線電(04-100)

　　軟件無(wú)線電技術(shù)給正在開(kāi)發(fā)無(wú)線電架構(gòu)的工程師帶來(lái)力量。編程中頻(IF)、帶寬、調(diào)制、編碼模式和其他無(wú)線電功能的能力廣泛引起注意。除了提供所有這些靈活性外，軟件無(wú)線電必須改善靈敏度，動(dòng)態(tài)范圍和鄰信道抑制性能。軟件無(wú)線電仍然是無(wú)線電，但它必須比被正在替代的通常無(wú)線電執(zhí)行的更好。　　現(xiàn)場(chǎng)可編程陣列(FPGA)技術(shù)先進(jìn)之處在于緊湊的占位空間能夠高速處理，同時(shí)也保持軟件無(wú)線電技術(shù)的靈活性和可編程性。FPGA在高速、計(jì)算密集、可重新配置應(yīng)用(FFT、FIR和其他乘法—累加運(yùn)算)中是受歡迎的。從FPG
關(guān)鍵字： FPGA 無(wú)線電

FPGA 電路設(shè)計(jì): 如何應(yīng)對(duì)電源相關(guān)問(wèn)題的挑戰(zhàn)

　　引言　　在設(shè)計(jì)可編程門(mén)陣列(FPGA)電路時(shí)，必須極端重視電源問(wèn)題，從而使最終產(chǎn)品能在所有可能的條件下無(wú)缺陷工作并處于最優(yōu)狀態(tài)。FPGA 電路電源有兩項(xiàng)需考慮的問(wèn)題: FPGA 電路上電要求和電路功耗分析。這篇文章針對(duì)這兩方面的要求，討論您可能遇到的問(wèn)題，以及解決方案。　　目前FPGA電路設(shè)計(jì)所面臨的問(wèn)題　　FPGA電路通常需要多路電源輸入。為優(yōu)化開(kāi)機(jī)時(shí)的電流拖曳，防止鎖死和永久性的電路損壞，同時(shí)也為了防止開(kāi)機(jī)接通時(shí)的毛刺干擾和降低開(kāi)機(jī)接通的功耗，這些電源輸入必須具有精確的上電序列以及正確
關(guān)鍵字： FPGA

在FPGA中集成高速串行收發(fā)器面臨的挑戰(zhàn)(04-100)

　　Altera公司對(duì)PCI Express，串行Rapid I/O和SerialLite等串行標(biāo)準(zhǔn)和協(xié)議的認(rèn)可，將促進(jìn)具有時(shí)鐘和數(shù)據(jù)恢復(fù)(CDR)功能的高速串行收發(fā)器的應(yīng)用。這些曾在4或8位ASSP中使用的收發(fā)器現(xiàn)在可以集成在高端FPGA中。帶有嵌入式收發(fā)器的FPGA占據(jù)更小的電路板空間，具有更高的靈活性和無(wú)需接口處理的兩芯片方案等優(yōu)勢(shì)，因此，采用這種FPGA對(duì)電路板設(shè)計(jì)者是很具有吸引力的選擇。　　在FPGA中集成收發(fā)器使得接口電路處理工作由電路板設(shè)計(jì)者轉(zhuǎn)向芯片設(shè)計(jì)者。本文闡述在一個(gè)FPGA中集成1
關(guān)鍵字： Altera FPGA ASSP ASIC

FPGA到高速DRAM的接口設(shè)計(jì)(04-100)

　　FPGA做為系統(tǒng)的核心元件正在更多的用于網(wǎng)絡(luò)、通信、存儲(chǔ)和高性能計(jì)算應(yīng)用中，在這些應(yīng)用中都需要復(fù)雜的數(shù)據(jù)處理。　　所以，現(xiàn)在FPGA支持高速、外部存儲(chǔ)器接口是必須遵循的?，F(xiàn)在的FPGA具有直接接口各種高速存儲(chǔ)器件的專門(mén)特性。本文集中描述高速DRAM到FPGA的接口設(shè)計(jì)。　　設(shè)計(jì)高速外部存儲(chǔ)器接口不是一件簡(jiǎn)單的任務(wù)。例如，同步DRAM已發(fā)展成高性能、高密度存儲(chǔ)器并正在用于主機(jī)中。最新的DRAM存儲(chǔ)器—DDR SDRAM，DDR2和RLDRAM II支持頻率范圍達(dá)到133MHz(260
關(guān)鍵字： Altera FPGA DRAM