首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

FPGA開發(fā)外設(shè)子板模塊電路設(shè)計詳解 —電路圖天天讀（161）

  • FPGA開發(fā)外設(shè)子板模塊電路設(shè)計詳解 —電路圖天天讀（161）-FPGA以并行運(yùn)算為主，以硬件描述語言來實(shí)現(xiàn)，相比于PC或單片機(jī)（無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu)）的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入門較難。
  • 關(guān)鍵字： FPGA  驅(qū)動電路  智能硬件  

采用CPLD電器定時開關(guān)控制系統(tǒng)電路

  • 采用CPLD電器定時開關(guān)控制系統(tǒng)電路-隨著當(dāng)今社會工作和生活節(jié)奏的加快，人們對許多電器、儀器、設(shè)備的自動化要求也越來越高，但現(xiàn)有的許多電器還不具備定時開啟和關(guān)閉功能，許多需要在固定時間開關(guān)的裝置，還需人工值守和操作，因此設(shè)計帶有時鐘顯示功能的多個電器定時開關(guān)控制系統(tǒng)，具有實(shí)際意義。
  • 關(guān)鍵字： CPLD  開關(guān)控制  應(yīng)用電路  

FPGA電子電路設(shè)計圖集錦TOP12 —電路圖天天讀（105）

  • FPGA電子電路設(shè)計圖集錦TOP12 —電路圖天天讀（105）-作為專業(yè)集成電路領(lǐng)域中的半定制電路而出現(xiàn)的FPGA，不但解決了定制電路的不足，而且克服了原有可編程器件因門電路數(shù)有限的而產(chǎn)生的缺點(diǎn)。
  • 關(guān)鍵字： 智能硬件  MCU  FPGA  

基于FPGA水磁無刷直流電機(jī)控制電路

  • 基于FPGA水磁無刷直流電機(jī)控制電路-主要介紹基于現(xiàn)場可編程門陣列及EDA方法學(xué)的永磁無刷直流電機(jī)控制系統(tǒng)的電子電路設(shè)計。
  • 關(guān)鍵字： 智能硬件  FPGA  控制電路  BLDC  

FT245BM與FPGA的USB接口電路設(shè)計

  • FT245BM與FPGA的USB接口電路設(shè)計-USB總線因其傳輸速度快、占用資源少以及真正的即插即用等諸多優(yōu)點(diǎn)，受到了廣大開發(fā)者的青睞，已經(jīng)成為很多計算機(jī)設(shè)備的一種基本配置。
  • 關(guān)鍵字： FPGA  USB  接口電路  

FPGA/CPLD數(shù)字電路原理解析

  • FPGA/CPLD數(shù)字電路原理解析-當(dāng)產(chǎn)生門控時鐘的組合邏輯超過一級時，證設(shè)計項目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒有顯示出靜態(tài)險象，但實(shí)際上仍然可能存在著危險。通常，我們不應(yīng)該用多級組合邏輯去鐘控PLD設(shè)計中的觸發(fā)器。
  • 關(guān)鍵字： 智能硬件  MCU  FPGA  

FPGA芯片最小系統(tǒng)電路設(shè)計攻略 —電路圖天天讀（103）

  • FPGA芯片最小系統(tǒng)電路設(shè)計攻略 —電路圖天天讀（103）-設(shè)計一個基于FLEX10K芯片的最小系統(tǒng)，通過對該最小系統(tǒng)的設(shè)計讓大家能夠更好的了解FPGA，并對其產(chǎn)生濃厚的興趣，為更多想要了解學(xué)習(xí)FPGA的工程師做個很好的開頭。
  • 關(guān)鍵字： 智能硬件  MCU  FPGA  

FPGA開發(fā)配置模式電路設(shè)計精華集錦

  • FPGA開發(fā)配置模式電路設(shè)計精華集錦-隨著FPGA 成為系統(tǒng)級解決方案的核心，大型、復(fù)雜設(shè)備常需要多片大規(guī)模的 FPGA。如果使用 PROM 進(jìn)行配置，需要很大的 PCB 面積和高昂的成本.
  • 關(guān)鍵字： FPGA  串口通信  智能硬件  MCU  

FPGA航空總線協(xié)議接口電路解析

  • FPGA航空總線協(xié)議接口電路解析-數(shù)據(jù)總線是飛機(jī)航電系統(tǒng)中首先運(yùn)用的數(shù)字電子設(shè)備之一，其典型代表是飛機(jī)內(nèi)部時分制指令／響應(yīng)式多路傳輸數(shù)據(jù)總線MIL-STD-1553B。它利用一條屏蔽的雙絞線進(jìn)行帶有時鐘信息的數(shù)據(jù)傳輸。
  • 關(guān)鍵字： 智能硬件  接口電路  FPGA  

解讀FPGA芯片SOPC發(fā)射端電路設(shè)計

  • 解讀FPGA芯片SOPC發(fā)射端電路設(shè)計-基于FPGA 芯片EP3C16Q240C8N 的片上可編程系統(tǒng)，該系統(tǒng)可用于實(shí)現(xiàn)IFFT運(yùn)算和接口模塊，利用可嵌入到此FPGA 芯片的NiosII 軟核處理器來實(shí)現(xiàn)數(shù)據(jù)傳輸和控制。
  • 關(guān)鍵字： 智能硬件  MCU  FPGA  

FPGA數(shù)字變換器控制電路設(shè)計攻略 —電路圖天天讀（102）

  • FPGA數(shù)字變換器控制電路設(shè)計攻略 —電路圖天天讀（102）-以FPGA為控制核心，開展數(shù)字量變換器測試系統(tǒng)設(shè)計，系統(tǒng)通過USB 實(shí)現(xiàn)與計算機(jī)的通信，能夠產(chǎn)生計算機(jī)字信號及相應(yīng)移位脈沖信號、勤務(wù)信號和128路指令信號，并能接收經(jīng)過數(shù)字量變換器變化后的計算機(jī)數(shù)碼和指令數(shù)碼信號，測試系統(tǒng)能夠完成對數(shù)字量變換器各項性能指標(biāo)的測試。
  • 關(guān)鍵字： 數(shù)字信號處理器  FPGA  控制電路  

解讀FPGA電容在線測試系統(tǒng)電路設(shè)計方案

  • 解讀FPGA電容在線測試系統(tǒng)電路設(shè)計方案-本文研究了一種電容在線測試方法，并以向FPGA內(nèi)植入Nios II軟核作為控制器，以控制信號源的發(fā)生與測試檔位的自動切換。實(shí)驗證明了該測試方法的可行性及較高的精準(zhǔn)度，達(dá)到了設(shè)計目的。
  • 關(guān)鍵字： 智能硬件  FPGA  測試測量  
共6991條 43/467 |‹ « 41 42 43 44 45 46 47 48 49 50 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473