dsp+fpga 文章 進(jìn)入dsp+fpga技術(shù)社區(qū)
AI與機(jī)器學(xué)習(xí)發(fā)展迅速,F(xiàn)PGA可提供高能效和靈活性
- 1? ?為什么AI/ML發(fā)展如此迅速?多年來,人工智能(AI)/機(jī)器學(xué)習(xí)(ML)市場一直以指數(shù)級的速度快速增長,其解決方案遍布我們周圍,從機(jī)器人和其他機(jī)械系統(tǒng)的預(yù)測故障算法、電子商務(wù)中的購買行為建議、自動駕駛車輛的目標(biāo)檢測、電子交易中的風(fēng)險緩解到DNA測序等等,我們身邊有各種各樣的解決方案,示例不勝枚舉。那么,為什么AI/ML發(fā)展如此迅速呢?據(jù)IDC、Gartner和其他市調(diào)機(jī)構(gòu)的分析,全球大約80%的數(shù)據(jù)是非結(jié)構(gòu)化數(shù)據(jù)。電子郵件、照片、語音郵件、視頻和許多其他數(shù)據(jù)源每天都在堆積。無論
- 關(guān)鍵字: AI 機(jī)器學(xué)習(xí) FPGA
一種基于FPGA的BiSS編碼器解碼器設(shè)計
- BiSS協(xié)議是一種高速同步串行通信協(xié)議,使用BiSS協(xié)議的編碼器有利于提高伺服控制系統(tǒng)的動態(tài)性能,在高精度絕對式編碼器中應(yīng)用廣泛。本文在分析BiSS協(xié)議數(shù)據(jù)幀特點的基礎(chǔ)上,利用FPGA設(shè)計了BiSS協(xié)議編碼器解碼器,采集了BiSS協(xié)議編碼器位置數(shù)據(jù)和總線波形,通過與DSP聯(lián)合使用,基于BiSS協(xié)議編碼器對永磁同步電機(jī)的動態(tài)性能進(jìn)行了驗證,結(jié)果表明該設(shè)計的合理性。
- 關(guān)鍵字: BiSS FPGA 編碼器 DSP 202108
基于FPGA的一種DDR4存儲模塊設(shè)計
- 5G通信的主要特征包括“高速率、大帶寬”,為了滿足高速率、大帶寬數(shù)據(jù)的傳輸要求,需要一種存儲技術(shù)對數(shù)據(jù)進(jìn)行存儲。本文就存儲技術(shù)結(jié)合DDR4協(xié)議,設(shè)計了一種DDR4傳輸機(jī)制,本研究采用高性能的XCVU9P系列的FPGA芯片作為控制芯片,使用其內(nèi)部自帶的DDR4 SDRAM(MIG)IP核進(jìn)行例化核設(shè)計。經(jīng)過驗證,實現(xiàn)在250 MHz時鐘下對DDR4 SDRAM的讀/寫操作,數(shù)據(jù)無丟失,能夠保證高速率、大帶寬數(shù)據(jù)正常傳輸,該傳輸機(jī)制具有良好的可靠性、適用性及有效性。
- 關(guān)鍵字: DDR4 高速率 大帶寬 FPGA 202108
毫米波5G接收機(jī)多速率數(shù)據(jù)設(shè)計與研究
- 針對5G毫米波通信宏基站、微基站等設(shè)備的研發(fā)、生產(chǎn)、預(yù)認(rèn)證、維修保障等測試需求,設(shè)計一款可應(yīng)用于“5G新基建”通信設(shè)備產(chǎn)業(yè)鏈多環(huán)節(jié)所需儀表的高效多速率信號接收機(jī)處理模塊。采用先進(jìn)的并行多相濾波技術(shù)和任意速率比FFT處理技術(shù),基于FPGA算法平臺實現(xiàn)毫米波5G接收機(jī)多路信號接收時域/頻域并行變速率處理邏輯電路,提高5G復(fù)雜波形接收機(jī)信號解析的實時性。實驗結(jié)果表明,該電路能高效完成5G復(fù)雜波形接收機(jī)信號的時域/頻域解析,適合作為毫米波5G接收機(jī)多速率數(shù)據(jù)處理實施方案,滿足毫米波5G接收機(jī)的功能設(shè)計要求。
- 關(guān)鍵字: FPGA 5G 毫米波 接收機(jī) 202105
基于EG4A20BG256和AD7403的電流采樣電路設(shè)計
- AD7403是一種Σ-Δ型模數(shù)轉(zhuǎn)換器,廣泛應(yīng)用于需要電氣隔離的伺服控制電機(jī)相電流采集場合。EG4A20BG256是一種國產(chǎn)FPGA,適用于伺服控制系統(tǒng)信號采集﹑接口擴(kuò)展等應(yīng)用場景。本文基于EG4A20BG256 FPGA設(shè)計了AD7403模數(shù)轉(zhuǎn)換器接口電路,采集永磁同步電機(jī)相電流,并與伺服控制電路內(nèi)霍爾電流傳感器和DSP采樣結(jié)果進(jìn)行了對比。結(jié)果表明,EG4A20BG256 FPGA可以通過AD7403模數(shù)轉(zhuǎn)換器實現(xiàn)對永磁同步電機(jī)相電流的準(zhǔn)確采集。
- 關(guān)鍵字: AD7403 EG4A20BG256 FPGA DSP 永磁同步電機(jī) 202105
一種BiSS協(xié)議的編碼器數(shù)據(jù)讀取方法
- 摘要:針對目前BiSS協(xié)議編碼器數(shù)據(jù)讀取多采用FPGA實現(xiàn)的實際情況,文中介紹一種基于XMC4500微控制器的BiSS協(xié)議編碼器數(shù)據(jù)讀取實現(xiàn)方案。采用該方案,可將使用BiSS協(xié)議編碼器的伺服系統(tǒng)控制電路常用的DSP+FPGA雙控制器架構(gòu)方式簡化為XMC4500單控制器方式,在一定程度上降低了硬件成本和開發(fā)難度。用該方案采集BiSS協(xié)議編碼器數(shù)據(jù)的實物平臺,使用LabVIEW顯示對讀取的數(shù)據(jù),并與電機(jī)自帶增量編碼器值進(jìn)行對比,同時記錄BiSS協(xié)議編碼器實際數(shù)據(jù)波形圖,結(jié)果表明,該方案具有較高的采樣速率和較好
- 關(guān)鍵字: 202106 BiSS XMC4500 DSP FPGA LabVIEW
5G NR小區(qū)搜索算法的研究及FPGA實現(xiàn)
- 隨著移動通信的高速發(fā)展,5G NR通信已經(jīng)進(jìn)入我們的日常生活,5G系統(tǒng)對信息傳輸制訂了全新標(biāo)準(zhǔn),基于5G NR的小區(qū)搜索相對于長期演進(jìn)(LTE)而言,對同步信號進(jìn)行了重新定義。文章詳細(xì)分析了5G NR系統(tǒng)的主輔同步信號(PSS&SSS),對其新增內(nèi)容進(jìn)行了研究,提出了適用于5G NR系統(tǒng)的小區(qū)搜索算法,使用MATLAB軟件對該算法的性能進(jìn)行了仿真分析,最后在FPGA上實現(xiàn)開發(fā)應(yīng)用。
- 關(guān)鍵字: 5G NR FPGA 小區(qū)搜索 PSS SSS 202105
賽靈思:以更高AI效能功耗比 支持邊緣運(yùn)算自主
- 邊緣運(yùn)算主要包含以下四個部分,低時延、AI算力、低功耗以及安全和保密,這四者是邊緣自主非常重要的組成部分,也是邊緣區(qū)別于工業(yè)和IoT的一個主要特點,也就是用運(yùn)算資源來支持邊緣的自主,使它能夠獨(dú)立于云端。 賽靈思Versal AI Edge系列資深產(chǎn)品線經(jīng)理 Rehan Tahir賽靈思Versal AI Edge系列高級產(chǎn)品線經(jīng)理Rehan Tahir指出,當(dāng)賽靈思在2018年引入Versal ACAP的時候,首先推出的是Versal Core和Prime系列,用于云端和網(wǎng)絡(luò),然后推出了Vers
- 關(guān)鍵字: 賽靈思 FPGA ADAS
5G毫米波基帶數(shù)據(jù)傳輸?shù)难芯颗c實現(xiàn)
- 隨著通信技術(shù)的快速發(fā)展,5G已經(jīng)正式商用,5G的6G以下波段對傳輸有很高的要求,在6G以上的毫米波段要求的信號帶寬更大,數(shù)據(jù)傳輸速率更高,高速大帶寬信號要求基帶信號處理的速度將大大增加,對極高速數(shù)據(jù)流的實時處理和解析使測試變得更加困難,本文主要是研究與設(shè)計毫米波基帶數(shù)據(jù)的傳輸與實現(xiàn):前端DA的研究與設(shè)計、傳輸鏈路的FPGA實現(xiàn)以及毫米波數(shù)據(jù)的DSP接收處理過程,最后把實現(xiàn)流程成功應(yīng)用到5G測試儀表之中,驗證了設(shè)計的正確性。
- 關(guān)鍵字: 202104 毫米波 FPGA 基帶數(shù)據(jù) DSP
基于FPGA的數(shù)字和模擬信號合成的彩色液晶顯示器
- 本文介紹了一款智能型高速模擬與數(shù)字信號合成的液晶顯示器。該顯示器采用雙FPGA作為主控芯片,利用視頻解碼芯片ADV7180將模擬信號解析為可供液晶屏顯示的RGB信號。
- 關(guān)鍵字: 202104 FPGA ADV7180 模擬與數(shù)字信號
基于數(shù)字集成電路的智能監(jiān)控與識別追蹤系統(tǒng)*
- 本設(shè)計基于FPGA硬件平臺實現(xiàn)了對一個區(qū)域場景的入侵檢測與追蹤識別,對檢測到的運(yùn)動物體作出人與動物的區(qū)分,能夠通過無線方式發(fā)送警報,且系統(tǒng)檢測具有較高的魯棒性。本系統(tǒng)以FPGA為核心單元,主要由五個模塊構(gòu)成:OV5640攝像頭模塊,DDR3數(shù)據(jù)儲存模塊、圖像數(shù)據(jù)處理模塊、蜂鳥E203 RISC-V SoC片上系統(tǒng)。系統(tǒng)整合與調(diào)試結(jié)果顯示,本設(shè)計在FPGA上采用了合適的算法搭建系統(tǒng),能對視頻圖像中的運(yùn)動目標(biāo)進(jìn)行實時、準(zhǔn)確的識別與追蹤。
- 關(guān)鍵字: Robei FPGA 動態(tài)目標(biāo)追蹤 實時圖像處理 背景差分法 202103
小尺寸高分辨率的微顯示系統(tǒng)設(shè)計及FPGA實現(xiàn)
- 尺寸與性能是微顯示系統(tǒng)的重要衡量指標(biāo),為了實現(xiàn)微顯示系統(tǒng)的小尺寸與高性能,通過對視頻圖像數(shù)據(jù)的實時處理計算,實現(xiàn)圖像的動態(tài)子像素融合,在FPGA上實現(xiàn)了電路,配合顯示芯片完成視頻圖像顯示。點屏的對比效果顯示,在節(jié)省了FPGA中74%存儲資源的同時提高了顯示芯片接近四倍的顯示分辨率,等效到顯示系統(tǒng)中能減少80%的芯片面積。這種微顯示系統(tǒng)同時解決了微型化與高分辨率的技術(shù)難關(guān),非常適合應(yīng)用于微顯示相關(guān)領(lǐng)域。
- 關(guān)鍵字: 微顯示系統(tǒng) 微顯示芯片 分辨率 子像素融合 FPGA 202103
dsp+fpga介紹
您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473