dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

手把手教你在FPGA實(shí)例上運(yùn)行“Hello World”

　　前言　　在4月19號(hào)的舊金山AWS技術(shù)峰會(huì)上，亞馬遜CTO Werner Vogels宣布了多項(xiàng)AWS新功能，其中就包括眾人期待已久的FPGA實(shí)例F1。　　F1 實(shí)例配有最新的 16 nm Xilinx UltraScale Plus FPGA，目前有f1.2xlarge和f1.16xlarge兩種類型，其中f1.2xlarge配備有1個(gè)FPGA卡， f1.16xlarge配備有8個(gè)FPGA卡?！　∈褂?/li>
關(guān)鍵字： FPGA 神經(jīng)網(wǎng)絡(luò)

FPGA工程師不得不知的FPGA設(shè)計(jì)經(jīng)驗(yàn)

　　這里談?wù)勔恍┙?jīng)驗(yàn)和大家分享，希望能對(duì)IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路! 　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的特征也會(huì)有些不同。在A領(lǐng)域的一個(gè)好的IC設(shè)計(jì)者也許會(huì)花很長(zhǎng)時(shí)間去熟悉B領(lǐng)域的知識(shí)。在我們職業(yè)生涯的開(kāi)始，我們應(yīng)該問(wèn)我們自己一些問(wèn)題，我們想要成為怎樣的IC設(shè)計(jì)者?消費(fèi)?PC外圍?通信?微處理器或DSP?等等。　　IC設(shè)計(jì)的基本規(guī)則和流程是一樣的，無(wú)論啥樣的都會(huì)加到其中。HDL，F(xiàn)PGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識(shí)。因此我們遇到的第一個(gè)
關(guān)鍵字： FPGA

基于FPGA的數(shù)字分頻器設(shè)計(jì)

　　1. 概述　　隨著集成電路技術(shù)的快速發(fā)展，半導(dǎo)體存儲(chǔ)、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。FPGA以其可靠性強(qiáng)、運(yùn)行快、并行性等特點(diǎn)在電子設(shè)計(jì)中具有廣泛的意義。作為一種可編程邏輯器件，F(xiàn)PGA在短短二十年中從電子設(shè)計(jì)的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心。伴隨著半導(dǎo)體工藝技術(shù)的進(jìn)步，F(xiàn)PGA器件的設(shè)計(jì)技術(shù)取得了飛躍發(fā)展及突破?！　》诸l器通常用來(lái)對(duì)某個(gè)給定的時(shí)鐘頻率進(jìn)行分頻，以得到所需的時(shí)鐘頻率。在設(shè)計(jì)數(shù)字電路中會(huì)經(jīng)常用到多種不同頻率的時(shí)鐘脈沖，一般采用由一個(gè)固定的晶振時(shí)鐘頻率來(lái)產(chǎn)生所需要的不
關(guān)鍵字： FPGA 數(shù)字分頻器

人工智能芯片：發(fā)展史、CPU、FPGA和專用集成電路

人工智能算法的實(shí)現(xiàn)需要強(qiáng)大的計(jì)算能力支撐，特別是深度學(xué)習(xí)算法的大規(guī)模使用，對(duì)計(jì)算能力提出了更高的要求。而從人工智能芯片所處的發(fā)展階段來(lái)看，從結(jié)構(gòu)層面去模仿大腦運(yùn)算雖然是人工智能追求的終極目標(biāo)，但距離現(xiàn)實(shí)應(yīng)用仍然較為遙遠(yuǎn)，功能層面的模仿才是當(dāng)前主流。
關(guān)鍵字：人工智能 FPGA

FPGA滿足多可穿戴設(shè)備高級(jí)并行處理能力需求

現(xiàn)有的可穿戴設(shè)備大部分都是智能手表或健康手環(huán)。這些應(yīng)用本質(zhì)上并不“智能”，而是對(duì)智能手機(jī)的擴(kuò)展，用于輕松訪問(wèn)副屏和/或進(jìn)行低速和低功耗生理體征測(cè)量，如計(jì)步器和心率測(cè)量等。隨著語(yǔ)音、AR和AI技術(shù)的發(fā)展，我們將會(huì)看到更多更加智能的可穿戴設(shè)備，涵蓋語(yǔ)音控制的智能耳機(jī)到可以進(jìn)行空間、手勢(shì)和目標(biāo)識(shí)別的AR眼鏡。這些全新的應(yīng)用，特別是涉及到空間測(cè)量(例如音頻波束形成或AR手勢(shì)檢測(cè))時(shí)，需要實(shí)時(shí)工作的低功耗傳感器中心來(lái)同時(shí)捕捉和處理來(lái)自傳感器陣列的數(shù)據(jù)。與其他應(yīng)用處理器、MCU和DSP相比，萊迪思FPGA能夠提供靈活
關(guān)鍵字：可穿戴 FPGA 萊迪思

英特爾借由投入FPGA推動(dòng)機(jī)器學(xué)習(xí)與AI

　　自從機(jī)器學(xué)習(xí)(machinelearning;ML)與人工智能(AI)在近期受到歡迎后，包括英特爾(Intel)等科技大廠也積極抓緊機(jī)會(huì)投入開(kāi)發(fā)相關(guān)領(lǐng)域。該公司高層日前也表示，英特爾正利用現(xiàn)場(chǎng)可編程閘陣列(FPGA)技術(shù)，提供ML或AI的解決方案。據(jù)NewElectronics報(bào)導(dǎo)，為了搶搭ML與AI風(fēng)潮，英特爾透過(guò)收購(gòu)與內(nèi)部發(fā)展打造解決方案。英特爾的可編程系統(tǒng)事業(yè)群(ProgrammableSystemsGroup;PSG)前身為Altera，AI產(chǎn)品專家BillJenkins表示，PSG專注在機(jī)器
關(guān)鍵字：英特爾 FPGA

基于FPGA與AD5422的PLC模擬量擴(kuò)展單元的設(shè)計(jì)　

本文設(shè)計(jì)了一種以FPGA為核心，基于AD5422實(shí)現(xiàn)多路高精度輸出的PLC模擬量擴(kuò)展單元模塊。設(shè)計(jì)先對(duì)現(xiàn)有的方案進(jìn)行了分析和討論，之后對(duì)FPGA內(nèi)部相關(guān)處理機(jī)制和實(shí)現(xiàn)方案做了詳盡的論述，經(jīng)過(guò)仿真和測(cè)試驗(yàn)證了設(shè)計(jì)的可行性。相比于傳統(tǒng)的模擬量擴(kuò)展單元模塊，本系統(tǒng)具有處理速度快、方便、靈活，電路精簡(jiǎn)，抗干擾能力強(qiáng)等優(yōu)點(diǎn)。
關(guān)鍵字： FPGA AD5422 串行外設(shè)接口 201709

基于FPGA的猝發(fā)式直擴(kuò)載波同步技術(shù)研究與實(shí)現(xiàn)

　　在高動(dòng)態(tài)環(huán)境中，由于載波多普勒頻移和收發(fā)端時(shí)鐘漂移等因素的存在，直擴(kuò)接收機(jī)必須通過(guò)載波同步才能在接收端消除頻差并重構(gòu)載波相位，以實(shí)現(xiàn)相干解調(diào)。在傳統(tǒng)的載波同步技術(shù)中，鎖頻環(huán)具有較大的捕獲帶寬但頻率跟蹤精度相對(duì)較低;鎖相環(huán)雖然具有較高的跟蹤精度卻受到捕獲帶寬的限制。在同步時(shí)間要求不高的通信系統(tǒng)中，可以采用鎖頻環(huán)與鎖相環(huán)級(jí)聯(lián)的載波同步方法，使接收機(jī)既能承受環(huán)路帶寬與動(dòng)態(tài)性能之間的折中，又同時(shí)滿足跟蹤精度和一定動(dòng)態(tài)性能。但本文所涉及的短時(shí)猝發(fā)式擴(kuò)頻通信系統(tǒng)要求更大的捕獲帶寬(±30kHz)，且導(dǎo)頻符號(hào)僅為2
關(guān)鍵字： FPGA 載波同步

FPGA設(shè)計(jì)經(jīng)驗(yàn)之邊沿檢測(cè)

　　在同步電路設(shè)計(jì)中，邊沿檢測(cè)是必不可少的!　　例如：在一個(gè)時(shí)鐘頻率16MHz的同步串行總線接收電路里，串行總線波特率為1Mbps。在串行總線的發(fā)送端是在同步時(shí)鐘(1MHz)的上升沿輸出數(shù)據(jù)，在接收端在同步時(shí)鐘的下降沿對(duì)輸入數(shù)據(jù)進(jìn)行接收采樣。在這個(gè)接收電路里檢測(cè)同步時(shí)鐘的下降沿是必不可少的。假設(shè)主時(shí)鐘-clk，同步時(shí)鐘-rck，同步數(shù)據(jù)-data?！　∮行┤嗽谶呇貦z測(cè)的時(shí)候就喜歡這樣做：　　　　但是大家忽略了一種情況，就是clk與rck之間比沒(méi)有必然的同步關(guān)系，當(dāng)r
關(guān)鍵字： FPGA 邊沿檢測(cè)

Achronix開(kāi)設(shè)上海代表處以支持大中華地區(qū)對(duì)其FPGA產(chǎn)品的強(qiáng)勁需求

　　Achronix今日宣布其已在上海開(kāi)設(shè)新的辦公室，以組建由工程與技術(shù)支持專業(yè)人員組成的本地團(tuán)隊(duì)。新辦公室的這支團(tuán)隊(duì)將與Achronix在全球其他地點(diǎn)的團(tuán)隊(duì)密切合作，為大中華地區(qū)的客戶提供支持。該辦公室位于上海張江高科技園區(qū)長(zhǎng)泰廣場(chǎng)，所在區(qū)域?yàn)槲覈?guó)集成電路產(chǎn)業(yè)中心之一?！　chronix在2017年的營(yíng)業(yè)收入將比上年增長(zhǎng)700%，使其成為2017年成長(zhǎng)最快的半導(dǎo)體公司之一;其快速增長(zhǎng)的營(yíng)業(yè)收入得益于客戶對(duì)最高性能、低功耗、可編程的基于FPGA的硬件加速解決方案的強(qiáng)勁需求。這些需求來(lái)自于諸如軟件定義網(wǎng)絡(luò)
關(guān)鍵字： Achronix FPGA

具有劃時(shí)代意義的芯片匯總，賽靈思FPGA和東芝NAND閃存在列

　　對(duì)大多數(shù)人來(lái)說(shuō)，微芯片是一些長(zhǎng)著小小的金屬針，標(biāo)著看似隨機(jī)的字母或數(shù)字的字符串的黑盒子。但是對(duì)那些懂的人來(lái)說(shuō)，有些芯片就像名人一樣站在紅毯上。有許多這樣的集成電路直接或間接地為改變世界的產(chǎn)品賦能，從而得到榮耀，也有一些芯片對(duì)整個(gè)計(jì)算環(huán)境造成了長(zhǎng)期的影響。也有一些，它們的雄心壯志失敗后成為警世的故事?！　榱思o(jì)念這些偉大的芯片，并講述它們背后的人和故事，IEEE Spectrum 制作了這個(gè)“芯片名人堂”(Chip Hall of Fame)。登堂的是7
關(guān)鍵字： FPGA NAND

基于Verilog語(yǔ)言的等精度頻率計(jì)設(shè)計(jì)

　　引言　　傳統(tǒng)測(cè)量頻率的方法主要有直接測(cè)量法、分頻測(cè)量法、測(cè)周法等，這些方法往往只適用于測(cè)量一段頻率，當(dāng)被測(cè)信號(hào)的頻率發(fā)生變化時(shí)，測(cè)量的精度就會(huì)下降。本文提出一種基于等精度原理的測(cè)量頻率的方法，在整個(gè)頻率測(cè)量過(guò)程中都能達(dá)到相同的測(cè)量精度，而與被測(cè)信號(hào)的頻率變化無(wú)關(guān)。本文利用FPGA(現(xiàn)場(chǎng)可編程門陣列)的高速數(shù)據(jù)處理能力，實(shí)現(xiàn)對(duì)被測(cè)信號(hào)的測(cè)量計(jì)數(shù);利用單片機(jī)的運(yùn)算和控制能力，實(shí)現(xiàn)對(duì)頻率、周期、脈沖寬度的計(jì)算及顯示?！　〉染葴y(cè)量原理等精度測(cè)量的一個(gè)最大特點(diǎn)是測(cè)量的實(shí)際門控時(shí)間不是一個(gè)固定值，而
關(guān)鍵字： Verilog FPGA

基于FPGA自適應(yīng)數(shù)字頻率計(jì)的設(shè)計(jì)

　　在電子工程，資源勘探，儀器儀表等相關(guān)應(yīng)用中，頻率計(jì)是工程技術(shù)人員必不可少的測(cè)量工具。頻率測(cè)量也是電子測(cè)量技術(shù)中最基本最常見(jiàn)的測(cè)量之一。不少物理量的測(cè)量，如轉(zhuǎn)速、振動(dòng)頻率等的測(cè)量都涉及到或可以轉(zhuǎn)化為頻率的測(cè)量。目前，市場(chǎng)上有各種多功能、高精度、高頻率的數(shù)字頻率計(jì)，但價(jià)格不菲。為適應(yīng)實(shí)際工作的需要，本文在簡(jiǎn)述頻率測(cè)量的基本原理和方法的基礎(chǔ)上，提供一種基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程，本方案不但切實(shí)可行，而且具有成本低廉、小巧輕便、便于攜帶等特點(diǎn)?！　? 數(shù)字頻率測(cè)量原理和方法及本系統(tǒng)硬件
關(guān)鍵字： FPGA 數(shù)字頻率計(jì)

基于Verilog FPGA 流水燈設(shè)計(jì)

　　1 功能概述　　流水廣告燈主要應(yīng)用于LED燈光控制。通過(guò)程序控制LED的亮和滅，多個(gè)LED燈組成一個(gè)陣列，依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣，所以叫流水燈。由于其形成美觀大方的視覺(jué)效果，因此廣泛應(yīng)用于店鋪招牌、廣告、大型建筑夜間裝飾、景觀裝飾等。　　在FPGA電路設(shè)計(jì)中，盡管流水燈的設(shè)計(jì)屬于比較簡(jiǎn)單的入門級(jí)應(yīng)用，但是其運(yùn)用到的方法，是FPGA設(shè)計(jì)中最核心和最常用部分之一，是FPGA設(shè)計(jì)必須牢固掌握的基礎(chǔ)知識(shí)。從這一步開(kāi)始，形成良好的設(shè)計(jì)習(xí)慣，寫(xiě)出整潔簡(jiǎn)潔的代碼，對(duì)于FPGA設(shè)計(jì)師來(lái)說(shuō)至
關(guān)鍵字： Verilog FPGA