fpga ip 文章 進(jìn)入fpga ip技術(shù)社區(qū)
基于EDA技術(shù)的FPGA設(shè)計(jì)
- 對傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列(FPGA)電路,提出現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展的大規(guī)??删幊虒S眉呻娐罚ˋSIC),在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路中越來越受到重視。介紹了這種電路的基本結(jié)構(gòu)、性能特點(diǎn)、應(yīng)用領(lǐng)域及使用中的注意事項(xiàng)。對基于EDA技術(shù)的FPGA進(jìn)行了展望。指出EDA技術(shù)將是未來電子產(chǎn)品設(shè)計(jì)技術(shù)發(fā)展的主要方向。
- 關(guān)鍵字: 自動化設(shè)計(jì) EDA FPGA
實(shí)時圖像小波無損壓縮系統(tǒng)的FPGA實(shí)現(xiàn)
- 將Altera 公司的DE2 多媒體開發(fā)平臺與Terasic 公司的D5M 數(shù)碼相機(jī)開發(fā)套件相結(jié)合,設(shè)計(jì)了一套基于小波無損壓縮的實(shí)時圖像處理系統(tǒng)。系統(tǒng)采用便于可編程邏輯器件靈活實(shí)現(xiàn)的二維整數(shù)5 /3 提升小波變換實(shí)現(xiàn)壓縮。為保證圖像的無損壓縮,對邊界數(shù)據(jù)進(jìn)行對稱周期延拓處理。并針對實(shí)時處理過程中的大容量數(shù)據(jù)流的存儲問題,應(yīng)用片外存儲資源保存采集和處理過程中的圖像數(shù)據(jù),有效地降低了片上存儲資源的消耗。測試結(jié)果表明: 系統(tǒng)滿足實(shí)時圖像采集、預(yù)處理及無損壓縮的要求。
- 關(guān)鍵字: 圖像處理 無損壓縮 FPGA
基于FPGA的H.264幀內(nèi)預(yù)測模塊設(shè)計(jì)
- 提出一種能實(shí)時處理的H.264/AVC幀內(nèi)預(yù)測硬件結(jié)構(gòu)。通過對H.264/AVC各個預(yù)測模式的分析,設(shè)計(jì)了一個通用運(yùn)算單元,提高了硬件資源的可重用性。采用4個并行運(yùn)算單元計(jì)算預(yù)測值,對運(yùn)算比較復(fù)雜的plane模式預(yù)處理,并設(shè)計(jì)模式預(yù)測器,加快了系統(tǒng)處理速度。硬件電路結(jié)構(gòu)已通過RTL級仿真及綜合,并在Altera公司的Cyclone II FPGA平臺上進(jìn)行了驗(yàn)證和測試。
- 關(guān)鍵字: H.264幀內(nèi)預(yù)測 視頻解碼器 FPGA
基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì)
- 針對復(fù)雜算法中矩陣運(yùn)算量大,計(jì)算復(fù)雜,耗時多,制約算法在線計(jì)算性能的問題,從硬件實(shí)現(xiàn)角度,研究基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì),實(shí)現(xiàn)矩陣并行計(jì)算。首先根據(jù)矩陣運(yùn)算的算法分析,設(shè)計(jì)了矩陣并行計(jì)算的硬件實(shí)現(xiàn)結(jié)構(gòu),并在Modelsim中進(jìn)行功能模塊的仿真,然后將功能模塊集成一個自定制組件,并通過Avalon總線與NiosⅡ主處理器通信,作為硬件加速器。最后在FPGA芯片中構(gòu)建SoPC系統(tǒng),并在Altera DE3開發(fā)板中進(jìn)行矩陣實(shí)時計(jì)算測試。測試結(jié)果驗(yàn)證了基于FPGA/Nios-Ⅱ矩陣運(yùn)算硬件
- 關(guān)鍵字: 硬件加速器 矩陣運(yùn)算 FPGA
TD-LTE綜合測試儀表關(guān)鍵模塊的研究與實(shí)現(xiàn)
- 在對OFDM調(diào)制以及FPGA、DSP、中頻接口進(jìn)行深入研究的基礎(chǔ)上,提出了一種TD-LTE系統(tǒng)中下行鏈路基帶信號發(fā)送的實(shí)現(xiàn)方案,在系統(tǒng)的設(shè)計(jì)思路和硬件資源上進(jìn)行了優(yōu)化。在實(shí)際的硬件環(huán)境下,通過大量測試,驗(yàn)證了該方案的可行性和有效性。
- 關(guān)鍵字: TD-LTE 基帶信號發(fā)送 FPGA
基于FPGA的腦機(jī)接口實(shí)時系統(tǒng)
- 給出了以FPGA為核心,實(shí)現(xiàn)基于瞬態(tài)視覺誘發(fā)電位的腦機(jī)接口實(shí)時系統(tǒng)的方案。該方案包括腦電采集電路、基于FPGA的VGA視覺刺激器和FPGA開發(fā)板三部分。用FPGA取代計(jì)算機(jī),作為腦機(jī)接口的控制和信息處理器。利用VHDL編程,在FPGA中實(shí)時處理采集的腦電信號,提取并識別瞬態(tài)視覺誘發(fā)電位信號,轉(zhuǎn)換為控制命令,反饋給視覺刺激器。實(shí)驗(yàn)結(jié)果表明,本方案可以有效地實(shí)現(xiàn)腦機(jī)接口實(shí)時系統(tǒng),并達(dá)到較高的正確率和通信速度。
- 關(guān)鍵字: 腦機(jī)接口 VGA視覺刺激器 FPGA
獨(dú)立分量分析中NLPCA-RLS算法IP核的設(shè)計(jì)
- 為解決實(shí)時性盲信號分離的問題,基于獨(dú)立分量分析的模型,設(shè)計(jì)出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態(tài)機(jī)等進(jìn)行建模,通過Quartus II綜合后在Altera FPGA器件中進(jìn)行硬件仿真。仿真實(shí)驗(yàn)分別采用人工生成的周期信號和真實(shí)的語音信號進(jìn)行驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,該IP核能很好的完成瞬時混合模型中盲信號的分離,具有很強(qiáng)的實(shí)用性。
- 關(guān)鍵字: DSPBuilder IP核 FPGA
基于FPGA具有自適應(yīng)功能的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
- 為了滿足工業(yè)上數(shù)據(jù)采集的自適應(yīng)需要,本文采用FPGA設(shè)計(jì)實(shí)現(xiàn)了高速數(shù)據(jù)采集,整個系統(tǒng)分為高速數(shù)據(jù)采集模塊、數(shù)據(jù)緩沖模塊、數(shù)據(jù)存儲模塊。其中數(shù)據(jù)采集模塊對濾波放大后的輸入信號進(jìn)行采樣,采樣率可調(diào);數(shù)據(jù)緩沖模塊負(fù)責(zé)對采樣得到的數(shù)據(jù)進(jìn)行緩存:數(shù)據(jù)存儲模塊負(fù)責(zé)將緩存后的數(shù)據(jù)傳輸至存儲器進(jìn)行存儲。使用Quartus Ⅱ仿真工具對各子模塊功能進(jìn)行了時序仿真,最后介紹了本設(shè)計(jì)中制作的兩塊電路板并加以調(diào)試,測試結(jié)果表明本設(shè)計(jì)滿足系統(tǒng)指標(biāo)。
- 關(guān)鍵字: 自適應(yīng) 程控放大器 FPGA
大規(guī)模FPGA設(shè)計(jì)中的C/C++解決方案
- systemC和Handle-C,它們相應(yīng)的開發(fā)系統(tǒng)為:CoCentric System Stadio和Celoxica DK1。這兩種語言都是在C/C++的基礎(chǔ)上根據(jù)硬件設(shè)計(jì)的需求加以改進(jìn)和擴(kuò)充,用戶可以在它們的開發(fā)環(huán)境編輯代碼,調(diào)用庫文件,甚至可以引進(jìn)HDL程序,并進(jìn)行仿真,最終生成網(wǎng)表文件,放到FPGA中執(zhí)行。
- 關(guān)鍵字: EDA技術(shù) C語言 FPGA
基于FPGA實(shí)現(xiàn)多路模擬信號自適應(yīng)采集系統(tǒng)的設(shè)計(jì)
- 目前,在PCM/FM遙測體系中模擬信號采集普遍采用8位量化,全部模擬信號均歸一化到O~5 V范圍內(nèi),隨著需要采集的模擬信號的類型多樣化,勢必增加信號調(diào)理電路的多樣性,不利于系統(tǒng)的簡化和模塊化。在量化位數(shù)一定的系統(tǒng)中,被衰減處理的信號中實(shí)際量化誤差等于N倍(N是信號被衰減的倍數(shù))的最小量化誤差,因此合理的信號調(diào)理電路和A/D取值是保證量化精度的關(guān)鍵。本文提供的方式有效地解決了這個問題,既簡化了前端信號調(diào)理電路的復(fù)雜度,又充分利用了A/D轉(zhuǎn)換器的輸入電壓動態(tài)范圍和量化位數(shù)優(yōu)勢,實(shí)現(xiàn)了對多路模擬信號的自適應(yīng)采集
- 關(guān)鍵字: 數(shù)據(jù)采集 信號調(diào)理 FPGA
一種混合結(jié)構(gòu)高速LDPC編碼器的FPGA實(shí)現(xiàn)
- 分析了準(zhǔn)循環(huán)低密度奇偶校驗(yàn)碼生成矩陣的結(jié)構(gòu)特點(diǎn),討論了硬件可實(shí)現(xiàn)的三種常見編碼器結(jié)構(gòu),提出了一種混合結(jié)構(gòu)的FPGA實(shí)現(xiàn)方法。通過利用循環(huán)矩陣的結(jié)構(gòu)特性,增加少量硬件開銷,就可以實(shí)現(xiàn)編碼器高速編碼,滿足高速通信需求,吞吐量達(dá)1.36Gb/s。
- 關(guān)鍵字: 奇偶校驗(yàn)碼 循環(huán)矩陣 FPGA
fpga ip介紹
您好,目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條,闡述對fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473