首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

手把手教你FPGA存儲器項使用DRAM

  • 　　某些FPGA終端，包含板載的、可以動態(tài)隨機訪問的存儲塊(DRAM)，這些存儲塊可以在FPGA VI中直接訪問，速率非常高。　　DRAM可以用來緩存大批量的數(shù)據(jù)，而且速度可以非?？?。針對一些特殊應(yīng)用，比如：瞬時帶寬非常高，而且有要保存原始數(shù)據(jù)的時候，就可以用DRAM做一個大的FIFO緩沖。　　DRAM的大小每塊板卡可能不同，一般在官網(wǎng)中對應(yīng)板卡的說明中都會標明DRAM的大小(如果有DRAM的話)。比如，PXIe-7966R就有512M的DRAM空間?！　ttp://sine.ni.com/n
  • 關(guān)鍵字： FPGA  DRAM  

Ximmerse VR/AR跟蹤平臺采用萊迪思的低功耗、小尺寸ECP5 FPGA

  • 　　萊迪思半導體公司，客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商，今日宣布廣東虛擬現(xiàn)實科技有限公司(Ximmerse)，移動AR/VR應(yīng)用交互系統(tǒng)提供商，選擇采用萊迪思ECP5? FPGA為其AR/VR跟蹤平臺實現(xiàn)立體視覺計算解決方案。得益于低功耗、小尺寸和低成本的優(yōu)勢，市場領(lǐng)先的萊迪思ECP5 FPGA是用于實現(xiàn)網(wǎng)絡(luò)邊緣靈活的互連和加速應(yīng)用的理想選擇，可實現(xiàn)低功耗、低延遲的解決方案。　　隨著對于AR/VR設(shè)備市場需求的不斷增長，目前基于頭戴式顯示器(HMD)的系統(tǒng)在使用移動應(yīng)用處理器(A
  • 關(guān)鍵字： Ximmerse  FPGA  

人工智能?自動駕駛?云計算?數(shù)據(jù)中心?10nm FPGA全程帶飛

  • 當下時代的主題究竟是什么?5G通信?人工智能?自動駕駛?還是云計算?或許都是;又或許，都不是。當你看到在這些前端應(yīng)用市場不斷迸發(fā)著激情和靈感時，如何滿足其背后以指數(shù)形式增長的數(shù)據(jù)需求就成了諸多工程師最為頭疼的問題。
  • 關(guān)鍵字： 英特爾，F(xiàn)PGA，智能互聯(lián)  

“英特爾精尖制造日”解讀全球晶體管密度最高的制程工藝

  • 　　“英特爾精尖制造日”活動今天舉行，展示了英特爾制程工藝的多項重要進展，包括：英特爾10納米制程功耗和性能的最新細節(jié)，英特爾首款10納米FPGA的計劃，并宣布了業(yè)內(nèi)首款面向數(shù)據(jù)中心應(yīng)用的64層3D NAND產(chǎn)品已實現(xiàn)商用并出貨?！　?nbsp;  　　英特爾公司全球副總裁兼中國區(qū)總裁楊旭　　歡迎來自合作伙伴、客戶、政府部門和學術(shù)界的嘉賓以及新聞媒體出席2017年9月19日在北京舉行的“英特爾精尖制造日”活動。此次活動著眼于快速發(fā)展的中國技術(shù)生態(tài)系統(tǒng)，重申英特爾與中國半導體產(chǎn)業(yè)共成長
  • 關(guān)鍵字： 英特爾  FPGA  

萊迪思半導體iCE40? FPGA為SteamVR?跟蹤平臺實現(xiàn)低延遲的同步傳感器數(shù)據(jù)處理功能

  • 　　萊迪思半導體公司(NASDAQ: LSCC)，客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商，今日宣布Valve采用萊迪思的低功耗、低成本iCE40? FPGA為SteamVR?跟蹤平臺實現(xiàn)實時數(shù)據(jù)采集和處理功能?！　∽鳛镾teamVR跟蹤平臺上的低功耗、低延遲傳感器中心，萊迪思iCE40 FPGA大大減少了傳感器到應(yīng)用處理器/微控制器的印刷電路板(PCB)信號布線數(shù)量，從而降低EMI干擾和PCB擁塞程度，并提高信號完整性。　　萊迪思半導體資深業(yè)務(wù)發(fā)展經(jīng)理陳英仁表示：“我們的低功
  • 關(guān)鍵字： 萊迪思  FPGA  

手把手教你在FPGA實例上運行“Hello World”

  • 　　前言　　在4月19號的舊金山AWS技術(shù)峰會上，亞馬遜CTO Werner Vogels宣布了多項AWS新功能，其中就包括眾人期待已久的FPGA實例F1?！　1 實例配有最新的 16 nm Xilinx UltraScale Plus FPGA，目前有f1.2xlarge和f1.16xlarge兩種類型，其中f1.2xlarge配備有1個FPGA卡， f1.16xlarge配備有8個FPGA卡?！　∈褂?/li>
  • 關(guān)鍵字： FPGA  神經(jīng)網(wǎng)絡(luò)  

FPGA工程師不得不知的FPGA設(shè)計經(jīng)驗

  • 　　這里談?wù)勔恍┙?jīng)驗和大家分享，希望能對IC設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路! 　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計者的特征也會有些不同。在A領(lǐng)域的一個好的IC設(shè)計者也許會花很長時間去熟悉B領(lǐng)域的知識。在我們職業(yè)生涯的開始，我們應(yīng)該問我們自己一些問題，我們想要成為怎樣的IC設(shè)計者?消費?PC外圍?通信?微處理器或DSP?等等。 　　IC設(shè)計的基本規(guī)則和流程是一樣的，無論啥樣的都會加到其中。HDL，F(xiàn)PGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識。因此我們遇到的第一個
  • 關(guān)鍵字： FPGA  

基于FPGA的數(shù)字分頻器設(shè)計

  • 　　1. 概述　　隨著集成電路技術(shù)的快速發(fā)展，半導體存儲、微處理器等相關(guān)技術(shù)的發(fā)展得到了飛速發(fā)展。FPGA以其可靠性強、運行快、并行性等特點在電子設(shè)計中具有廣泛的意義。作為一種可編程邏輯器件，F(xiàn)PGA在短短二十年中從電子設(shè)計的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心。伴隨著半導體工藝技術(shù)的進步，F(xiàn)PGA器件的設(shè)計技術(shù)取得了飛躍發(fā)展及突破?！　》诸l器通常用來對某個給定的時鐘頻率進行分頻，以得到所需的時鐘頻率。在設(shè)計數(shù)字電路中會經(jīng)常用到多種不同頻率的時鐘脈沖，一般采用由一個固定的晶振時鐘頻率來產(chǎn)生所需要的不
  • 關(guān)鍵字： FPGA  數(shù)字分頻器  

人工智能芯片：發(fā)展史、CPU、FPGA和專用集成電路

  • 人工智能算法的實現(xiàn)需要強大的計算能力支撐，特別是深度學習算法的大規(guī)模使用，對計算能力提出了更高的要求。而從人工智能芯片所處的發(fā)展階段來看，從結(jié)構(gòu)層面去模仿大腦運算雖然是人工智能追求的終極目標，但距離現(xiàn)實應(yīng)用仍然較為遙遠，功能層面的模仿才是當前主流。
  • 關(guān)鍵字： 人工智能  FPGA  

FPGA滿足多可穿戴設(shè)備高級并行處理能力需求

  • 現(xiàn)有的可穿戴設(shè)備大部分都是智能手表或健康手環(huán)。這些應(yīng)用本質(zhì)上并不“智能”，而是對智能手機的擴展，用于輕松訪問副屏和/或進行低速和低功耗生理體征測量，如計步器和心率測量等。隨著語音、AR和AI技術(shù)的發(fā)展，我們將會看到更多更加智能的可穿戴設(shè)備，涵蓋語音控制的智能耳機到可以進行空間、手勢和目標識別的AR眼鏡。這些全新的應(yīng)用，特別是涉及到空間測量(例如音頻波束形成或AR手勢檢測)時，需要實時工作的低功耗傳感器中心來同時捕捉和處理來自傳感器陣列的數(shù)據(jù)。與其他應(yīng)用處理器、MCU和DSP相比，萊迪思FPGA能夠提供靈活
  • 關(guān)鍵字： 可穿戴  FPGA  萊迪思  

英特爾借由投入FPGA推動機器學習與AI

  • 　　自從機器學習(machinelearning;ML)與人工智能(AI)在近期受到歡迎后，包括英特爾(Intel)等科技大廠也積極抓緊機會投入開發(fā)相關(guān)領(lǐng)域。該公司高層日前也表示，英特爾正利用現(xiàn)場可編程閘陣列(FPGA)技術(shù)，提供ML或AI的解決方案。據(jù)NewElectronics報導，為了搶搭ML與AI風潮，英特爾透過收購與內(nèi)部發(fā)展打造解決方案。英特爾的可編程系統(tǒng)事業(yè)群(ProgrammableSystemsGroup;PSG)前身為Altera，AI產(chǎn)品專家BillJenkins表示，PSG專注在機器
  • 關(guān)鍵字： 英特爾  FPGA  

基于FPGA與AD5422的PLC模擬量擴展單元的設(shè)計　

  • 本文設(shè)計了一種以FPGA為核心，基于AD5422實現(xiàn)多路高精度輸出的PLC模擬量擴展單元模塊。設(shè)計先對現(xiàn)有的方案進行了分析和討論，之后對FPGA內(nèi)部相關(guān)處理機制和實現(xiàn)方案做了詳盡的論述，經(jīng)過仿真和測試驗證了設(shè)計的可行性。相比于傳統(tǒng)的模擬量擴展單元模塊，本系統(tǒng)具有處理速度快、方便、靈活，電路精簡，抗干擾能力強等優(yōu)點。
  • 關(guān)鍵字： FPGA  AD5422  串行外設(shè)接口  201709  

基于FPGA的猝發(fā)式直擴載波同步技術(shù)研究與實現(xiàn)

  • 　　在高動態(tài)環(huán)境中，由于載波多普勒頻移和收發(fā)端時鐘漂移等因素的存在，直擴接收機必須通過載波同步才能在接收端消除頻差并重構(gòu)載波相位，以實現(xiàn)相干解調(diào)。在傳統(tǒng)的載波同步技術(shù)中，鎖頻環(huán)具有較大的捕獲帶寬但頻率跟蹤精度相對較低;鎖相環(huán)雖然具有較高的跟蹤精度卻受到捕獲帶寬的限制。在同步時間要求不高的通信系統(tǒng)中，可以采用鎖頻環(huán)與鎖相環(huán)級聯(lián)的載波同步方法，使接收機既能承受環(huán)路帶寬與動態(tài)性能之間的折中，又同時滿足跟蹤精度和一定動態(tài)性能。但本文所涉及的短時猝發(fā)式擴頻通信系統(tǒng)要求更大的捕獲帶寬(±30kHz)，且導頻符號僅為2
  • 關(guān)鍵字： FPGA  載波同步  

FPGA設(shè)計經(jīng)驗之邊沿檢測

  • 　　在同步電路設(shè)計中，邊沿檢測是必不可少的!　　例如：在一個時鐘頻率16MHz的同步串行總線接收電路里，串行總線波特率為1Mbps。在串行總線的發(fā)送端是在同步時鐘(1MHz)的上升沿輸出數(shù)據(jù)，在接收端在同步時鐘的下降沿對輸入數(shù)據(jù)進行接收采樣。在這個接收電路里檢測同步時鐘的下降沿是必不可少的。假設(shè)主時鐘-clk，同步時鐘-rck，同步數(shù)據(jù)-data?！　∮行┤嗽谶呇貦z測的時候就喜歡這樣做：　　    　　但是大家忽略了一種情況，就是clk與rck之間比沒有必然的同步關(guān)系，當r
  • 關(guān)鍵字： FPGA  邊沿檢測  

Achronix開設(shè)上海代表處以支持大中華地區(qū)對其FPGA產(chǎn)品的強勁需求

  • 　　Achronix今日宣布其已在上海開設(shè)新的辦公室，以組建由工程與技術(shù)支持專業(yè)人員組成的本地團隊。新辦公室的這支團隊將與Achronix在全球其他地點的團隊密切合作，為大中華地區(qū)的客戶提供支持。該辦公室位于上海張江高科技園區(qū)長泰廣場，所在區(qū)域為我國集成電路產(chǎn)業(yè)中心之一?！　chronix在2017年的營業(yè)收入將比上年增長700%，使其成為2017年成長最快的半導體公司之一;其快速增長的營業(yè)收入得益于客戶對最高性能、低功耗、可編程的基于FPGA的硬件加速解決方案的強勁需求。這些需求來自于諸如軟件定義網(wǎng)絡(luò)
  • 關(guān)鍵字： Achronix  FPGA  
共6384條 55/426 |‹ « 53 54 55 56 57 58 59 60 61 62 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA：QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473