首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-ask

標準單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC

  • 標準單元ASIC和FPGA的權(quán)衡及結(jié)構(gòu)化ASIC,多種制造FPGA的深亞微米工藝，如Xilinx公司最新Spartan-3系列產(chǎn)品采用的90納米工藝（參考文獻1），使每塊芯片上的門電路數(shù)量變得越來越大。如果您的設(shè)計使用FPGA的嵌入式存儲器陣列和擴散式模擬及數(shù)字功能模塊，如DL
  • 關(guān)鍵字： ASIC  結(jié)構(gòu)化  權(quán)衡  FPGA  標準  單元  

FPGA Editor應(yīng)用技巧

  • FPGA Editor應(yīng)用技巧,工程師在設(shè)計過程中，經(jīng)常需要一定的創(chuàng)造力（你不妨稱之為數(shù)字管道膠帶）才能夠保證設(shè)計的順利完成。過去8年時間里，我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是FPGA Ed
  • 關(guān)鍵字： 應(yīng)用技巧  Editor  FPGA  

Xilinx發(fā)布Spartan-6 FPGA和Virtex-6 FPGA DSP開發(fā)套件

  • 　　全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )宣布推出三款新型開發(fā)套件，進一步提升數(shù)字信號處理開發(fā)人員的實力，幫助他們方便地應(yīng)用 FPGA，進而實現(xiàn)最高信號處理性能，成本與功耗優(yōu)化，并通過協(xié)處理技術(shù)解決系統(tǒng)瓶頸。因為賽靈思目標設(shè)計平臺是與業(yè)界領(lǐng)先的分銷商、設(shè)計服務(wù)、工具和硬件合作伙伴密切合作推出的，因此，賽靈思DSP產(chǎn)品的新套件將可以為開發(fā)人員提供硬件、工具和參考設(shè)計，以確保打造出一款適合各種不同 DSP 應(yīng)用的生產(chǎn)力高效的設(shè)計流程。 　　賽靈思平臺解決
  • 關(guān)鍵字： 賽靈思  FPGA  DSP  

基于MATLAB在FPGA 算法上浮點定點轉(zhuǎn)換的實現(xiàn)

  • 基于MATLAB在FPGA 算法上浮點定點轉(zhuǎn)換的實現(xiàn),浮點定點轉(zhuǎn)換是在 FPGA 上實現(xiàn)算法時最困難的地方（圖 1）。雖然 MATLAB 是一種強大的運算開發(fā)工具，但其許多優(yōu)點卻在浮點定點轉(zhuǎn)換過程中被降低了。例如，由于定點算術(shù)中精度較低，新的數(shù)學(xué)誤差被引入算法。您必須重
  • 關(guān)鍵字： 定點  轉(zhuǎn)換  實現(xiàn)  浮點  算法  MATLAB  FPGA  基于  

FPGA芯片EPXA10在圖像處理中的應(yīng)用

  • FPGA芯片EPXA10在圖像處理中的應(yīng)用, 本文所介紹的圖像驅(qū)動和處理系統(tǒng)正是應(yīng)用了EPXA10的這些特點，充分發(fā)揮了FPGA邏輯控制實現(xiàn)簡單、對大量數(shù)據(jù)做簡單處理速度快的優(yōu)勢以及ARM軟件編程靈活的特點。
    1 內(nèi)嵌ARM核的FPGA芯片EPXA10及其主要特點
  • 關(guān)鍵字： 應(yīng)用  圖像處理  EPXA10  芯片  FPGA  

利用FPGA加密芯片的抗DPA攻擊電路設(shè)計

  • 利用FPGA加密芯片的抗DPA攻擊電路設(shè)計,0 引言
    近年來，現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)由于其高性能、低價格、高開發(fā)速度、方便的編程方式等特點得到了廣泛的應(yīng)用。但對FPGA進行DPA(Differential Power Analysis，差分功耗分
  • 關(guān)鍵字： 攻擊  電路設(shè)計  DPA  芯片  FPGA  加密  利用  

采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案

  • 采用FPGA/MCU技術(shù)的光電式滾轉(zhuǎn)角測量儀的解決方案,本文設(shè)計基于FPGA/MCU的光電式滾轉(zhuǎn)角測量儀，安裝于實驗轉(zhuǎn)臺上，實時輸出滾轉(zhuǎn)角度值，為彈體的滾轉(zhuǎn)角測量提供對照基準，并可與上位機進行通信，將數(shù)據(jù)傳送到主機中進行后續(xù)處理。　　系統(tǒng)整體方案　　滾轉(zhuǎn)角測量儀物
  • 關(guān)鍵字： 測量儀  解決方案  轉(zhuǎn)角  光電  FPGA/MCU  技術(shù)  采用  

FPGA低功耗設(shè)計注意事項

  • FPGA低功耗設(shè)計注意事項,FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù)，在進行低功耗器件的設(shè)計時，人們必須仔細權(quán)衡性能、易用性、成本、密度
  • 關(guān)鍵字： 注意事項  設(shè)計  功耗  FPGA  

基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計

  • 基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計,本設(shè)計是一種基于FPGA(現(xiàn)場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，F(xiàn)PGA更加靈活，可以針對小同的液晶顯示模塊更改時序信號和顯示數(shù)據(jù)。FPGA的集成度、復(fù)雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力
  • 關(guān)鍵字： 液晶顯示  控制器  設(shè)計  Verilog  語言  FPGA  硬件  描述  基于  

FPGA的低功耗設(shè)計分析

  • FPGA的低功耗設(shè)計分析,FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進行低功耗器件的設(shè)計時，人們必須仔細權(quán)衡性能、易用性、成本、密度以及功率等諸多指標?！　”M管基于90nm工藝的FPGA的功耗已低于先
  • 關(guān)鍵字： 分析  設(shè)計  功耗  FPGA  

基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計

  • 基于Flash構(gòu)架的模數(shù)混合的FPGA在心電監(jiān)控儀上的應(yīng)用設(shè)計,Fution系列的FPGA是世界上首個基于Flash構(gòu)架的模數(shù)混合的FPGA，即在數(shù)字FPGA的基礎(chǔ)上加入了模擬電路部分，解決了傳統(tǒng)模擬電路和FPGA分離給設(shè)計帶來的諸多問題，降低了PCB板的制作難度，縮小了產(chǎn)品的體積。FPGA的可編
  • 關(guān)鍵字： 心電  監(jiān)控  應(yīng)用  設(shè)計  FPGA  混合  Flash  構(gòu)架  模數(shù)  基于  

怎樣在FPGA中處理開關(guān)控制信號

  • 怎樣在FPGA中處理開關(guān)控制信號,本系統(tǒng)設(shè)計利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實現(xiàn)各個視頻通道間相互切換。根據(jù)開關(guān)控制信號的設(shè)計思想在FPGA中對撥動開關(guān)輸入信號做去抖動處理，然后對不同的開關(guān)操作進行編碼，最后將信號送給DSP進
  • 關(guān)鍵字： 控制  信號  開關(guān)  處理  FPGA  怎樣  

FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)的研究

  • 　O 引言　　近年來，隨著信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日加普遍，以太網(wǎng)被廣泛應(yīng)用到各個領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型監(jiān)測設(shè)備需要增加網(wǎng)絡(luò)實現(xiàn)遠程數(shù)據(jù)傳輸?shù)墓δ?，只要那些設(shè)備上增加一個網(wǎng)絡(luò)接口并實現(xiàn)了TCP／I
  • 關(guān)鍵字： 通信  系統(tǒng)  研究  Matlab  協(xié)議  IP  FPGA  TCP  

基于NiosⅡ的學(xué)習(xí)型遙控器設(shè)計

  • 摘要：以Altera FPGA系列Cyclone EPlCl2Q240C8器件為載體，通過SoPC技術(shù)構(gòu)建嵌入式軟核NiosⅡ處理器平臺，運用Verilog HDL硬件描述語言設(shè)計等精度測量載波頻率IP核、紅外信號解調(diào)IP核、紅外編碼脈寬測量IP核和紅外發(fā)
  • 關(guān)鍵字： FPGA  I／O  電源  仿真  單片機  

基于FPGA的誘發(fā)電位儀系統(tǒng)設(shè)計

  • 摘要：設(shè)計了基于FPGA的誘發(fā)電位儀完整系統(tǒng)。首先給出了整個誘發(fā)電位儀的總體設(shè)計，討論了FPGA作為主芯片的各模塊集成設(shè)計，在此基礎(chǔ)上論述了ADSl258模／教轉(zhuǎn)換芯片的特點并給出了其與FPGA的接口電路設(shè)計。該誘發(fā)電位
  • 關(guān)鍵字： FPGA  誘發(fā)電位  系統(tǒng)設(shè)計    
共6376條 291/426 |‹ « 289 290 291 292 293 294 295 296 297 298 » ›|

fpga-ask介紹

您好，目前還沒有人創(chuàng)建詞條fpga-ask!
歡迎您創(chuàng)建該詞條，闡述對fpga-ask的理解，并與今后在此搜索fpga-ask的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473