首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> fpga-nios

MCS-51單片機與FPGA

  • 1 單片機與FPGA的接口方式單片機與FPGA的接口方式一般有兩種,即總線方式與獨立方式。MCS-51單片機具有很強的外部總線擴展能力,利用片外三總線結(jié)構(gòu)很容易實現(xiàn)單片機與FPGA的總線接口,而且單片機以總線方式與FPGA進
  • 關(guān)鍵字: FPGA  

基于FPGA的三相函數(shù)信號發(fā)生器設(shè)計

  • 摘要:基于FPGA的三相函數(shù)信號發(fā)生器以DDS為核心,在Altera公司CycloneⅡ系列EP2C8T144C8上實現(xiàn)正弦波、方波、三角波和鋸齒波信號的產(chǎn)生,利用單片機PICl8F4550控制波形的頻率及相位差。同時單片機通過DAC0832控制波
  • 關(guān)鍵字: FPGA  三相  函數(shù)信號發(fā)生器    

基于DSP Builder的回波抵消器設(shè)計與實現(xiàn)

  • 基于DSP Builder的回波抵消器設(shè)計與實現(xiàn),摘要:針對通信中的回波問題,基于自適應濾波的LMS算法,設(shè)計了自適應回波抵消器。并基于利用FPGA芯片,在DSP Builder平臺上,有效結(jié)合MatLab/Simulink和Quanus II設(shè)計工具,根據(jù)模塊化設(shè)計思想實現(xiàn)了LMS算法自適應
  • 關(guān)鍵字: 通信  DSP   回波抵消器  FPGA  

實時嵌入式產(chǎn)品的測試系統(tǒng)設(shè)計

  • 實時嵌入式產(chǎn)品的測試系統(tǒng)設(shè)計,摘要:主要介紹針對高實時性的嵌入式產(chǎn)品而開發(fā)的測試系統(tǒng)的設(shè)計,簡單介紹了被測試系統(tǒng)的特性,從整個測試系統(tǒng)的設(shè)計思想、設(shè)計原理,包括軟件和硬件等方面,給出詳細的介紹。另外,比較了不同方案設(shè)計的優(yōu)缺點,為
  • 關(guān)鍵字: 嵌入式  測試系統(tǒng)  RTX  FPGA  通信  

基于FPGA的寬帶數(shù)字接收機變帶寬數(shù)字下變頻器

  • 變帶寬數(shù)字下變頻器(VB-DDC)可以對多種帶寬的輸入信號進行處理,因此在雷達、通信、電子偵察等領(lǐng)域有廣泛應...
  • 關(guān)鍵字: FPGA  帶寬可變  VB-DDC  StratixII  

基于FPGA的65nm芯片的設(shè)計方案

  • 基于FPGA的65nm芯片的設(shè)計方案,  隨著工藝技術(shù)向65nm以及更小尺寸的邁進,出現(xiàn)了兩類關(guān)鍵的開發(fā)問題:待機功耗和開發(fā)成本。這兩個問題在每一新的工藝節(jié)點上都非常突出,現(xiàn)在已經(jīng)成為設(shè)計團隊面臨的主要問題。在設(shè)計方法上從專用集成電路(ASIC)和
  • 關(guān)鍵字: 設(shè)計  方案  芯片  65nm  FPGA  基于  

FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案

  • FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案,  本文將介紹FPGA的功耗、流行的低功耗功能件以及影響功耗的用戶選擇方案,并探討近期的低功耗研究,以洞察高功率效率FPGA的未來趨勢。  功耗的組成部分  FPGA的功耗由兩部分組成:動態(tài)功耗和靜態(tài)功耗。信號給
  • 關(guān)鍵字: 功耗  選擇  方案  用戶  影響  架構(gòu)  FPGA  

基于VHDL和發(fā)接復用器的SDH系統(tǒng)設(shè)計及FPGA仿真

  • 基于VHDL和發(fā)接復用器的SDH系統(tǒng)設(shè)計及FPGA仿真,  針對目前國內(nèi)SDH系統(tǒng)中還沒有一個專門的E1分接復用芯征,本文介紹一種用高級硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復用器的設(shè)計的新型設(shè)計方法及其FPGA實現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計的
  • 關(guān)鍵字: 設(shè)計  FPGA  仿真  系統(tǒng)  SDH  VHDL  復用器  基于  

用FPGA+DSP實現(xiàn)HDLC(高級數(shù)據(jù)鏈路控制)功能

  • 用FPGA+DSP實現(xiàn)HDLC(高級數(shù)據(jù)鏈路控制)功能,  引言  HDLC的ASIC芯片使用簡易,功能針對性強,性能可靠,適合應用于特定用途的大批量產(chǎn)品中。但由于HDLC標準的文本較多,ASIC芯片出于專用性的目的難以通用于不同版本,缺乏應用靈活性。有的芯片公司還有自己
  • 關(guān)鍵字: 鏈路  控制  功能  數(shù)據(jù)  高級  DSP  實現(xiàn)  HDLC  FPGA  

基于FPGA的圖像調(diào)焦系統(tǒng)研究

  • 摘要:采用基于圖像技術(shù)的自動調(diào)焦方法,根據(jù)圖像分析出圖形的質(zhì)量,完成圖像預處理、清晰度判別,獲得當前的成像狀況。通過控制電機,完成調(diào)焦操作。其中核心技術(shù)是分析圖像質(zhì)量評價函數(shù)。針對調(diào)焦算法計算量大、計
  • 關(guān)鍵字: FPGA  圖像調(diào)焦  系統(tǒng)研究    

基于FPGA實現(xiàn)的SCI接口電路IP核的設(shè)計

  • 隨著超大規(guī)模集成電路(VeryLargeScaleIntegrationVLSI)工藝技術(shù)的發(fā)展,芯片的規(guī)模越來越大,集成規(guī)模...
  • 關(guān)鍵字: FPGA  IP核  SCI接口電路  VLSI  

基于LatticeXP2設(shè)計的FPGA標準評估技術(shù)

  • 基于LatticeXP2設(shè)計的FPGA標準評估技術(shù),LatticeXP2器件包括基于查找表(LUT)的 FPGA以及非易失閃存單元(flexiFLASH)。LatticeXP2系列器件的LUT從5K到40K,分布是RAM從10K到83Kb,EBR SRAM從166Kb到885Kb,EBR SRAM區(qū)塊從9到48個,sysDSP從3個到8個,18x
  • 關(guān)鍵字: 評估  技術(shù)  標準  FPGA  LatticeXP2  設(shè)計  基于  

基于FPGA的彩色圖像增強系統(tǒng)

  • 提高顯示器的視覺效果,提出增強比度擴展和色飽和度兩種算法,來對彩色圖像進行增強處理,為滿足視頻信號的實時性要求,應用FPGA構(gòu)造高速圖像處理系統(tǒng)。實驗結(jié)果表明,本方法能提高圖像的層次感,增強色彩飽和度,達到顯著提升視覺感受的效果。
  • 關(guān)鍵字: FPGA  彩色  圖像增強  系統(tǒng)    

一種基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計

  • 聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物,是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳...
  • 關(guān)鍵字: CPLD  FPGA  信號傳輸  聲發(fā)射  
共6484條 308/433 |‹ « 306 307 308 309 310 311 312 313 314 315 » ›|

fpga-nios介紹

您好,目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條,闡述對fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473