首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga-pwm

基于ADC和FPGA脈沖信號(hào)測(cè)量的設(shè)計(jì)方案

  • 0引言測(cè)頻和測(cè)脈寬現(xiàn)在有多種方法。通?；贛CU的信號(hào)參數(shù)測(cè)量，由于其MCU工作頻率很低，所以能夠達(dá)到...
  • 關(guān)鍵字： 測(cè)量  脈沖信號(hào)  ADC  FPGA  

三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

  • 三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn),三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn)，目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特
  • 關(guān)鍵字： 核心  架構(gòu)  設(shè)計(jì)  實(shí)現(xiàn)  DSP  FPGA  圖像  信息  處理  三維  FPGA   dsp  

基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

  • 可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢(shì)，廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域，近年來在消費(fèi)電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大商
  • 關(guān)鍵字： FPGA    

2011年EPON將迎來騰飛時(shí)代

  • 　　根據(jù)國內(nèi)主要寬帶運(yùn)營商的要求及規(guī)劃，未來的發(fā)展依然會(huì)以EPON為主，包括10G和1G的EPON。為了應(yīng)對(duì)國內(nèi)接入網(wǎng)市場(chǎng)對(duì)于EPON產(chǎn)品形態(tài)的需求，我們基于芯片設(shè)計(jì)了一些不同形態(tài)的解決方案：包括能提供2路硬件解碼或軟件解碼的VoIPONU的參考設(shè)計(jì);整合了4口以太網(wǎng)交換機(jī)的多用戶接入終端的參考設(shè)計(jì);高密度16口、24口以太網(wǎng)交換機(jī)的MDU參考設(shè)計(jì)，以及計(jì)劃中的整合了16口IPPBX的參考設(shè)計(jì)等。 　　普然的10GEPON方案是一個(gè)基于FPGA的SoC(系統(tǒng)級(jí)芯片)MAC，其包涵一個(gè)強(qiáng)大的包處理引擎，從
  • 關(guān)鍵字： FPGA  EPON  SoC  

基于FPGA的AGWN信號(hào)生成器

  • 在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì)，采用自頂向下的設(shè)計(jì)思路，將AGWN信號(hào)分成若干模塊，最終使用Verilog硬件描述語言，完成了通信
  • 關(guān)鍵字： FPGA  AGWN  信號(hào)  生成器    

FPGA在步進(jìn)電機(jī)控制中的應(yīng)用

  • 步進(jìn)電機(jī)是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)行機(jī)構(gòu)?？梢酝ㄟ^控制脈沖數(shù)來控制步進(jìn)電機(jī)的角位移量，從而達(dá)到準(zhǔn)確定位的目的，同時(shí)可以通過控制脈沖頻率來控制電機(jī)的速度和加速度，從而達(dá)到調(diào)速的目的。由于步進(jìn)電機(jī)
  • 關(guān)鍵字： 應(yīng)用  控制  電機(jī)  步進(jìn)  FPGA  FPGA  控制系統(tǒng)  步進(jìn)電機(jī)  電機(jī)鐵芯  

基于FPGA的簡易數(shù)字存儲(chǔ)示波器設(shè)計(jì)

  • 0 引言
    高速數(shù)字化采集技術(shù)和FPGA技術(shù)的發(fā)展已經(jīng)對(duì)傳統(tǒng)測(cè)試儀器產(chǎn)生了深刻的影響。數(shù)字存儲(chǔ)示波器(DS0)是模擬示波器技術(shù)、數(shù)字化測(cè)量技術(shù)、計(jì)算機(jī)技術(shù)的綜合產(chǎn)物，他主要以微處理器、數(shù)字存儲(chǔ)器、A／D轉(zhuǎn)換器和D
  • 關(guān)鍵字： FPGA  數(shù)字存儲(chǔ)示  波器設(shè)計(jì)    

基于FPGA的作戰(zhàn)系統(tǒng)時(shí)統(tǒng)設(shè)計(jì)

  • O 引言
    作戰(zhàn)系統(tǒng)時(shí)間的統(tǒng)一同步(時(shí)統(tǒng))的重要性越來越得到重視，只有保證整個(gè)系統(tǒng)處在同一時(shí)間的基準(zhǔn)上，才能實(shí)現(xiàn)真正意義上的以網(wǎng)絡(luò)為中心的信息戰(zhàn)、以精確制導(dǎo)武器系統(tǒng)對(duì)抗和以協(xié)同作戰(zhàn)方式為主的現(xiàn)代化戰(zhàn)爭。
  • 關(guān)鍵字： FPGA  系統(tǒng)    

直擴(kuò)OQPSK系統(tǒng)載波跟蹤的設(shè)計(jì)及FPGA實(shí)現(xiàn)

  • 0引言載波同步是無線通信系統(tǒng)中一個(gè)重要的實(shí)際問題，是基帶信號(hào)處理的關(guān)鍵技術(shù)。導(dǎo)致載波頻率及相...
  • 關(guān)鍵字： FPGA  基帶信號(hào)處理  OQPSK  載波跟蹤  

基于DSP與FPGA的光柵地震檢波器的信號(hào)處理

  • 基于DSP與FPGA的光柵地震檢波器的信號(hào)處理,0 引 言
    在石油地震勘探中，地震儀通過地震檢波器采集信號(hào)。地震檢波器是為了接收和記錄地震波而設(shè)計(jì)的一種精密的機(jī)械、電子組合裝置，是地震勘探數(shù)據(jù)采集中的重要環(huán)節(jié)，其性能好壞直接影響地震記錄質(zhì)量和地震
  • 關(guān)鍵字： 地震  信號(hào)處理  光柵  FPGA  DSP  基于  

基于FPGA的智能誤碼測(cè)試儀

  • 實(shí)際工作中，常常需要誤碼儀能測(cè)試多種信道。但是目前市面上所銷售的誤碼儀大多只能測(cè)試電信部門的標(biāo)準(zhǔn)通信信道，低速以一、二次群為主，高速可達(dá)ＳＤＨ信道速率；且價(jià)格昂貴、體積偏大，不能用于測(cè)試實(shí)際工作中大量
  • 關(guān)鍵字： FPGA  智能誤碼  測(cè)試儀    

采用StratixIVGTFPGA實(shí)現(xiàn)100G光傳送網(wǎng)

  • 供應(yīng)商、企業(yè)以及服務(wù)提供商認(rèn)為100G系統(tǒng)最終會(huì)在市場(chǎng)上得到真正實(shí)施。推動(dòng)其實(shí)施的主要力量是用戶持續(xù)...
  • 關(guān)鍵字： StratixIVGTFPGA  FPGA  100G  光傳送網(wǎng)  

基于ASIC+FPGA的IPv6路由器PoS接口設(shè)計(jì)

  • 　　IP over SDH(PoS)技術(shù)是通過SDH提供的高速傳輸通道直接傳送IP分組,它位于數(shù)據(jù)傳輸骨干網(wǎng),使用點(diǎn)到點(diǎn)協(xié)議PPP將IP數(shù)據(jù)包映射到SDH幀上,按各次群相應(yīng)的線速率進(jìn)行連續(xù)傳輸,其網(wǎng)絡(luò)主要由大容量的高端路由器經(jīng)由高速光
  • 關(guān)鍵字： ASIC  FPGA  IPv6  PoS    

在FPGA上對(duì)OC8051IP核的修改與測(cè)試

  • 引 言
    20世紀(jì)80年代初，Intel公司推出了MCS-51單片機(jī)，隨后Intel以專利轉(zhuǎn)讓的形式把8051內(nèi)核發(fā)布給許多半導(dǎo)體廠家，從而出現(xiàn)了許多與MCS-51系統(tǒng)兼容的產(chǎn)品。這些產(chǎn)品與MCS-51的系統(tǒng)結(jié)構(gòu)相同，采用CMOS工藝，因
  • 關(guān)鍵字： FPGA  8051  OC  IP    

FPGA與ADSP TS201的總線接口設(shè)計(jì)方案

  • 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處...
  • 關(guān)鍵字： FPGA  ADSP  TS201  總線接口  設(shè)計(jì)  
共7210條 378/481 |‹ « 376 377 378 379 380 381 382 383 384 385 » ›|

fpga-pwm介紹

您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473