fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

DSP48E Slice

SOPC(System On Programmable Chip)即可編程的片上系統(tǒng)，或者說是基于大規(guī)模FPGA的單片系統(tǒng)。SOPC的設(shè)計(jì)技術(shù)是現(xiàn)代計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)、EDA技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。
關(guān)鍵字： SOPC FPGA

FPGA/CPLD 的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！
關(guān)鍵字：設(shè)計(jì)思想 FPGA CPLD

電子設(shè)計(jì)自動(dòng)化（EDA）的實(shí)現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的，其特點(diǎn)是具有用戶可編程的特性。利用PLD/FPGA，電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室中設(shè)計(jì)出專用IC，實(shí)現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開發(fā)、上市的時(shí)間，降低了開發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過編程來修改，不僅使設(shè)計(jì)修改和產(chǎn)品升級(jí)變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
關(guān)鍵字：可編程邏輯器件 FPGA CPLD 電子設(shè)計(jì) 靈活性

在芯片的研發(fā)環(huán)節(jié)，F(xiàn)PGA 驗(yàn)證是其中的重要的組成部分，如何有效的利用 FPGA 的資源，管腳分配也是必須考慮的一個(gè)重要問題。一般較好的方法是在綜合過程中通過時(shí)序的一些約束讓對(duì)應(yīng)的工具自動(dòng)分配，但是從研發(fā)的時(shí)間段上來考慮這種方法往往是不可取的，RTL驗(yàn)證與驗(yàn)證板設(shè)計(jì)必須是同步進(jìn)行的，在驗(yàn)證代碼出來時(shí)驗(yàn)證的單板也必須設(shè)計(jì)完畢，也就是管腳的分配也必須在設(shè)計(jì)代碼出來之前完成。
關(guān)鍵字：可編程邏輯器件管腳分配 FPGA

在嵌入式計(jì)算機(jī)系統(tǒng)中，鍵盤是最基本的人機(jī)交互輸入設(shè)備。除了使用通用的標(biāo)準(zhǔn)鍵盤外，實(shí)際工程應(yīng)用中更需要進(jìn)行單獨(dú)設(shè)計(jì)并購程專用的各種小鍵盤。隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)的迅速發(fā)展，利用FPGA來實(shí)現(xiàn)各種數(shù)字電路將是非常經(jīng)濟(jì)和便利的。文中介紹鍵盤掃描模塊地實(shí)現(xiàn)原理，闡迷了一種基于FPGA的鍵盤掃描模塊的實(shí)現(xiàn)方法。
關(guān)鍵字：健盤掃描嵌入式系統(tǒng) 抖動(dòng) FPGA EDA

目前TFT模塊的生產(chǎn)過程中常伴有模塊的線缺陷和點(diǎn)缺陷,依據(jù)TFT模塊的驅(qū)動(dòng)和測試原理,設(shè)計(jì)了一種由FPGA和模擬開關(guān)組成的集成測試信號(hào)源,該信號(hào)源可提供源極信號(hào)、柵極信號(hào)、柵極控制信號(hào)和公共地信號(hào)四路測試信號(hào)。
關(guān)鍵字： TFTLCD 快檢信號(hào)源的設(shè)計(jì) FPGA

電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成，一把電子密匙里能存放多組開鎖密碼，用戶在使用過程中能夠隨時(shí)修改開鎖密碼，更新或配制鑰匙里開鎖密碼。一把電子鎖可配制多把鑰匙。語音方面的廣泛應(yīng)用，使得具有語音播放的電子密碼鎖使用起來更加方便。語音密碼鎖的體積小、保密性能好、使用方便，是用在保險(xiǎn)箱、電話或是房門上不可少的部分。
關(guān)鍵字： FPGA

FPGA片上調(diào)試已出現(xiàn)了很多年，成為傳統(tǒng)復(fù)雜FPGA設(shè)計(jì)調(diào)試方法的一種常用替代方式，將虛擬測試夾具放于FPGA設(shè)計(jì)任何地方而不是采用昂貴的通用I/O引腳是可編程邏輯器件才有的性能。但片上調(diào)試也有一些不足之處，本文將討論片上調(diào)試的局限，并介紹如何把片上調(diào)試與片外深采樣存儲(chǔ)特性結(jié)合起來。
關(guān)鍵字： FPGA

SOPC一詞主要是源自Altera, 其涵義是因?yàn)槟壳癈PLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因?yàn)镃PLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現(xiàn)一個(gè)高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platform FPGA.
關(guān)鍵字： SOPC CPLD FPGA

紹了一種利用工具軟件MATLAB強(qiáng)大的數(shù)學(xué)功能來增強(qiáng)ALTERA公司的可編程邏輯器件設(shè)計(jì)軟件MAX+PLUSII的仿真功能、提高設(shè)計(jì)品質(zhì)的方法，有較強(qiáng)的針對(duì)性。
關(guān)鍵字： matlab 仿真 FPGA

為抑制電磁噪聲對(duì)懸浮控制系統(tǒng)的影響，介紹了一種通過避開噪聲持續(xù)時(shí)間進(jìn)行A/D采樣的方法，詳細(xì)討論了該方法的原理與實(shí)現(xiàn)。實(shí)踐表明，它能有效地防止噪聲引入控制系統(tǒng)，提高系統(tǒng)的性能
關(guān)鍵字：懸浮控制降噪 A/D采樣 FPGA

本文介紹了串型級(jí)聯(lián)編碼的原理，以及它在數(shù)字電視地面?zhèn)鬏斚到y(tǒng)中的應(yīng)用，通過FPGA設(shè)計(jì)電路實(shí)現(xiàn)編碼過程，最后說明串型級(jí)聯(lián)編碼的應(yīng)用優(yōu)越性。
關(guān)鍵字： FPGA；編碼；串型級(jí)聯(lián)編碼；數(shù)字電視地面?zhèn)鬏斚到y(tǒng)