首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-pwm

基于VHDL+FPGA的自動售貨機控制模塊的設計與實現(xiàn)

  • EDA技術是以計算機為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設計仿真等工作。電路設計者只需要完成對系統(tǒng)功能的描述，就可以由計算機軟件進行系統(tǒng)處理，最后得到設計結果，并且修改設計方案如同修改軟件一樣方便。
  • 關鍵字： VHDL  EDA  FPGA  

數(shù)字基帶預失真系統(tǒng)中環(huán)路延遲估計的FPGA實現(xiàn)

  • 基于FPGA芯片Stratix II EP2S60F672C4設計實現(xiàn)了數(shù)字基帶預失真系統(tǒng)中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法，易于FPGA實現(xiàn)。同時，在信號失真的情況下也能給出正確的估計結果。Modelsim SE 6.5c的時序仿真結果和SignalTaps II的硬件調(diào)試結果驗證了模塊的有效性。
  • 關鍵字： 數(shù)字基帶預失真系統(tǒng)  環(huán)路延遲估計  FPGA  

基于單片SRAM和FPGA的紅外圖像顯示的設計及實現(xiàn)

  • 介紹一種采用單片SRAM和FPGA實現(xiàn)紅外圖像顯示的新方案，并對顯示系統(tǒng)結構、FPGA各功能模塊設計、SRAM的讀/寫時序設計進行了詳細論述。該圖像顯示方案可用于紅外圖像處理系統(tǒng)的硬件調(diào)試和紅外圖像處理效果觀測。
  • 關鍵字： 紅外圖像顯示  SRAM  FPGA  

基于FPGA的VHDL語言電路優(yōu)化設計

  • 在VHDL語言電路優(yōu)化設計當中，優(yōu)化問題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD／FPGA的資源利用率優(yōu)化，即用盡可能少的片內(nèi)資源實現(xiàn)更多電路功能；速度優(yōu)化是指設計系統(tǒng)滿足一定的速度要求。
  • 關鍵字： 電路優(yōu)化設計  VHDL  FPGA  

基于FPGA的虛擬邏輯分析儀設計與實現(xiàn)

  • 闡述了一種基于FPGA的虛擬邏輯分析儀的設計，采用高性能的FPGA器件，再利用PC機的強大處理功能，配合LabVIEW圖形化語言開發(fā)實現(xiàn)。由于虛擬邏輯分析儀的部分硬件功能軟件化，使硬件電路大為簡化，提高了可靠性，同時降低了成本，具有一定的教學和科研價值。
  • 關鍵字： 邏輯分析儀  LabVIEW  FPGA  

基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)

  • 提出了一種采用現(xiàn)場可編程門陣列器件(FPGA)并利用窗函數(shù)法實現(xiàn)線性FIR數(shù)字濾波器的設計方案，并以一個十六階低通FIR數(shù)字濾波器電路的實現(xiàn)為例說明了利用Xilinx公司的Virtex-E系列芯片的設計過程。
  • 關鍵字： FIR濾波器  窗函數(shù)  FPGA  

基于FPGA的SoC/IP驗證平臺的設計與應用

  • SoC是大規(guī)模集成電路的發(fā)展趨勢。SoC設計必須依靠完整的系統(tǒng)級驗證來保證其正確性?；贔PGA的驗證平臺能夠縮短SoC驗證時間，并提高驗證工作的可靠性，還具有可重用性。本文利用Altera公司的FPGA設計了一個基于片上總線的SoC原型驗證平臺，并將VxWorks嵌入式操作系統(tǒng)應用于此平臺，通過軟硬件協(xié)同驗證的方法，驗證了平臺的可靠性。該平臺在CF卡及通用智能卡SoC芯片驗證中得以應用。
  • 關鍵字： SoC驗證平臺  系統(tǒng)級驗證  FPGA  

基于FPGA實現(xiàn)CPCI數(shù)據(jù)通信

  • 本文設計的系統(tǒng)采用PLX公司生產(chǎn)的CPCI協(xié)議轉換芯片PCI9054，通過Verilog HDL語言在FPGA中產(chǎn)生相應的控制信號，完成對數(shù)據(jù)的快速讀寫，從而實現(xiàn)了與CPCI總線的高速數(shù)據(jù)通信。
  • 關鍵字： CPCI協(xié)議轉換  Verilog  FPGA  

基于FPGA的主從式高速數(shù)據(jù)采集與傳輸系統(tǒng)

  • 針對數(shù)據(jù)采集系統(tǒng)有信號形式多樣、實時傳輸和靈活配置的要求，介紹了一種基于FPGA的數(shù)據(jù)采集和傳輸系統(tǒng)，以及系統(tǒng)數(shù)字電路的程序設計。該系統(tǒng)以現(xiàn)場可編程邏輯陣列（FPGA）作為數(shù)據(jù)采集、預處理、組幀和傳輸?shù)目刂坪诵模ㄟ^低速串口接收控制命令，以高速USB接口向控制臺發(fā)送采集數(shù)據(jù)幀，設計了數(shù)字FIR濾波器濾除采集電路的信號干擾。
  • 關鍵字： 數(shù)字FIR濾波器  數(shù)據(jù)采集系統(tǒng)  FPGA  

基于FPGA的指紋識別系統(tǒng)的設計與實現(xiàn)

  • 為了提高指紋識別系統(tǒng)的實時性和處理速度，設計和實現(xiàn)了一種基于FPGA的嵌入式指紋識別系統(tǒng)。該系統(tǒng)采用處理器結合自定義硬件邏輯的方法，以下載到FPGA的MICOBLAZE嵌入式軟核為系統(tǒng)控制模塊，運用FPGA路基單元實現(xiàn)指紋圖像的處理。
  • 關鍵字： 指紋識別  MICOBLAZE  FPGA  

一種基于FPGA的幀同步提取方法的研究

  • 簡要地介紹了M序列碼作為同步頭的幀同步提取的原理。在研究了相關處理的基礎上,提出了采用補碼配對相減匹配濾波法實現(xiàn)同步提取的新方法。該方法僅利用減法器和加法器,不僅使電路設計簡單,而且使電路得到極大的優(yōu)化,大大節(jié)省了FPGA內(nèi)部資源。
  • 關鍵字： M序列碼  幀同步提取  FPGA  

針對FPGA優(yōu)化的高分辨率時間數(shù)字轉換陣列電路

  • 介紹一種針對FPGA優(yōu)化的時間數(shù)字轉換陣列電路。利用FPGA片上鎖相環(huán)對全局時鐘進行倍頻與移相，通過時鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問題，完成時間數(shù)字轉換的功能。
  • 關鍵字： 時間數(shù)字轉換  鎖相環(huán)  FPGA  

多項式擬合在log-add算法單元中的應用及其FPGA實現(xiàn)

  • 綜合考慮面積和速度等因素，采用一次多項式擬合實現(xiàn)了簡單快速的log-add算法單元。實驗結果表明，在相同的精度要求下，其FPGA實現(xiàn)資源占用合理，硬件開銷好于其他次數(shù)的多項式擬合實現(xiàn)方案。
  • 關鍵字： log-add算法單元  多項式擬合  FPGA  

Canny算法的改進及FPGA實現(xiàn)

  • 通過對傳統(tǒng)Canny邊緣檢測算法的分析提出了相應的改進方法。通過模板代替卷積、適當?shù)慕谱儞Q、充分利用并行處理單元等使其能夠用FPGA實現(xiàn)。
  • 關鍵字： Canny邊緣檢測算法  卷積  FPGA  

基于FPGA的三相PWM發(fā)生器

  • 介紹了基于FPGA設計的三相PWM發(fā)生器。該發(fā)生器具有靈活和可編程等優(yōu)點,可應用于交流電機驅(qū)動用的三相電壓源逆變器。實驗結果驗證了本設計的有效性。
  • 關鍵字： PWM發(fā)生器  三相逆變器  FPGA  
共7210條 84/481 |‹ « 82 83 84 85 86 87 88 89 90 91 » ›|

fpga-pwm介紹

您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473