首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-pwm

基于NiosII的工程爆破振動(dòng)數(shù)據(jù)采集控制器設(shè)計(jì)

  • 介紹了一種在工程爆破振動(dòng)數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計(jì)方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
  • 關(guān)鍵字： NiosII  嵌入式處理器  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：基于FPGA的SOPC系統(tǒng)組成原理和典型方案

  • SoC即System On Chip，是片上系統(tǒng)簡(jiǎn)稱(chēng)。它是IC設(shè)計(jì)與工藝技術(shù)水平不斷提高的結(jié)果。SoC從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來(lái)，在單個(gè)（或少數(shù)幾個(gè)）芯片上完成整個(gè)系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲(chǔ)器以及外圍電路等。
  • 關(guān)鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  

FPGA設(shè)計(jì)開(kāi)發(fā)軟件Quartus II的使用技巧之： 編譯及仿真工程

  • 可以使用Quartus II Simulator在工程中仿真任何設(shè)計(jì)。根據(jù)所需的信息類(lèi)型，可以進(jìn)行功能仿真以測(cè)試設(shè)計(jì)的邏輯功能，也可以進(jìn)行時(shí)序仿真。在目標(biāo)器件中測(cè)試設(shè)計(jì)的邏輯功能和最壞情況下的時(shí)序，或者采用Fast Timing模型進(jìn)行時(shí)序仿真，在最快的器件速率等級(jí)上仿真盡可能快的時(shí)序條件。
  • 關(guān)鍵字： QuartusII  編譯  FPGA  仿真  

FPGA設(shè)計(jì)開(kāi)發(fā)軟件Quartus II的使用技巧之： 約束及配置工程

  • 設(shè)計(jì)好工程文件后，首先要進(jìn)行工程的約束。約束主要包括器件選擇、管腳分配及時(shí)序約束等。時(shí)序約束屬于較為高級(jí)的應(yīng)用，通過(guò)時(shí)序約束可以使工程設(shè)計(jì)文件的綜合更加優(yōu)化。下面對(duì)這幾種約束方式進(jìn)行介紹。
  • 關(guān)鍵字： QuartusII  約束  FPGA  配置  

FPGA設(shè)計(jì)開(kāi)發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

  • 邏輯鎖定方法學(xué)（LogicLock Methodology）內(nèi)容就是在設(shè)計(jì)時(shí)采用邏輯鎖定的基于模塊設(shè)計(jì)流程（LogicLock block-based design flow），來(lái)達(dá)到固定單模塊優(yōu)化的目的。這種設(shè)計(jì)方法學(xué)中第一次引入了高效團(tuán)隊(duì)合作方法：它可以讓每個(gè)單模塊設(shè)計(jì)者獨(dú)立優(yōu)化他的設(shè)計(jì)，并把所用資源鎖定。
  • 關(guān)鍵字： QuartusII  LogicLock  FPGA  邏輯鎖定工具  

使用FPGA 控制VGA 顯示

  • 顯示器因?yàn)槠漭敵鲂畔⒘看?，輸出形式多樣等特點(diǎn)已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計(jì)的常用輸出設(shè)備。在 FPGA 的設(shè)計(jì)中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號(hào)。這個(gè)示例在 RHicSP2200B FPGA 開(kāi)發(fā)板/學(xué)習(xí)板上使用 VGA 接口在顯示器上顯示了文字以及簡(jiǎn)單的圖形，可以作為VGA 顯示設(shè)計(jì)的參考，如果在使用這個(gè)例子的過(guò)程
  • 關(guān)鍵字： VGA  接口  FPGA  

FPGA設(shè)計(jì)開(kāi)發(fā)軟件Quartus II的使用技巧之： 典型實(shí)例-SignalTap II功能演示

  • 本節(jié)旨在通過(guò)給定的工程實(shí)例——“正弦波發(fā)生器”來(lái)熟悉Altera Quartus II高級(jí)調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時(shí)使用基于Altera FPGA的開(kāi)發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解下面知識(shí)點(diǎn)。
  • 關(guān)鍵字： QuartusII  SignalTapII  FPGA  

如何有效防止FPGA設(shè)計(jì)被克隆？

  • 據(jù)估計(jì)，目前盛行的假冒電子產(chǎn)品已經(jīng)占到整個(gè)市場(chǎng)份額的10%，這一數(shù)據(jù)得到了美國(guó)反灰色市場(chǎng)和反假冒聯(lián)盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級(jí)電子OEM公司組成的一個(gè)行業(yè)組織。據(jù)該組織估計(jì)，制造商因盜版造成的損失超過(guò)1000億美元，而對(duì)最終用戶(hù)來(lái)說(shuō)，信譽(yù)損毀和可靠性問(wèn)題帶來(lái)的隱性成本則更難以確定。
  • 關(guān)鍵字： AGMA  可編程邏輯  FPGA  

FPGA設(shè)計(jì)開(kāi)發(fā)軟件Quartus II的使用技巧之： 典型實(shí)例-LogicLock功能演示

  • 本節(jié)旨在通過(guò)Quartus軟件自帶的工程實(shí)例——“l(fā)ockmult”來(lái)熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識(shí)點(diǎn)。
  • 關(guān)鍵字： QuartusII  LogicLock  FPGA  

基于Verilog HDL的SDX總線(xiàn)與Wishbone總線(xiàn)接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)

  • 針對(duì)機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語(yǔ)言Verilog HDL設(shè)計(jì)的SDX總線(xiàn)與Wishbo ne總線(xiàn)接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)Modelsim進(jìn)行功能仿真，在QuartusⅡ軟件平臺(tái)上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實(shí)驗(yàn)證明了設(shè)計(jì)的可行性。
  • 關(guān)鍵字： SDX總線(xiàn)  Wishbone總線(xiàn)  FPGA  

基于FPGA的DDR內(nèi)存條的控制研究

  • 隨著數(shù)據(jù)存儲(chǔ)量的日益加大以及存儲(chǔ)速度的加快，大容量的高速存儲(chǔ)變得越來(lái)越重要。內(nèi)存條既能滿(mǎn)足大容量的存儲(chǔ)又能滿(mǎn)足讀寫(xiě)速度快的要求，這樣使得對(duì)內(nèi)存條控制的應(yīng)用越來(lái)越廣泛。首先介紹了內(nèi)存條的工作原理，內(nèi)存條電路設(shè)計(jì)的注意事項(xiàng)，以及如何使用FPGA實(shí)現(xiàn)對(duì)DDR內(nèi)存條的控制，最后給出控制的仿真波形。
  • 關(guān)鍵字： DDR  內(nèi)存條  FPGA  

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： FPGA設(shè)計(jì)仿真驗(yàn)證的原理和方法

  • 嚴(yán)格來(lái)講，F(xiàn)PGA設(shè)計(jì)驗(yàn)證包括功能與時(shí)序仿真和電路驗(yàn)證。仿真是指使用設(shè)計(jì)軟件包對(duì)已實(shí)現(xiàn)的設(shè)計(jì)進(jìn)行完整測(cè)試，模擬實(shí)際物理環(huán)境下的工作情況。
  • 關(guān)鍵字： 仿真驗(yàn)證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus  

基于FPGA的LVDS模塊在DAC系統(tǒng)中的應(yīng)用

  • 介紹了LVDS技術(shù)的原理，對(duì)LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡(jiǎn)要的分析，著重介紹了基于FPGA的LVDS_TX模塊的應(yīng)用，并通過(guò)其在DAC系統(tǒng)中的應(yīng)用實(shí)驗(yàn)進(jìn)一步說(shuō)明了LVDS接口的優(yōu)點(diǎn)。
  • 關(guān)鍵字： LVDS接口  高速數(shù)據(jù)傳輸  FPGA  

FPGA控制CLC5958型A/D轉(zhuǎn)換器高速PCI采集

  • 　隨著信息技術(shù)的發(fā)展，基于微處理器的數(shù)字信號(hào)處理在測(cè)控、通訊、雷達(dá)等各個(gè)領(lǐng)域得到廣泛的應(yīng)用。被處理的模擬信號(hào)也在向高頻、寬帶方面發(fā)展，但這需要高速、高分辨率的數(shù)字采集卡以將模擬信號(hào)數(shù)字化。美國(guó)國(guó)家半導(dǎo)體公司新推出的系列高速、高分辨率模/數(shù)轉(zhuǎn)換器（如CLC5958）就非常適用于需要高速、高分辨率的信號(hào)采集系統(tǒng)。
  • 關(guān)鍵字： CLC5958型  A/D轉(zhuǎn)換器  FPGA  PCI  

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： 功能仿真和時(shí)序仿真的區(qū)別和實(shí)現(xiàn)方法

  • 這里我們使用一個(gè)波形發(fā)生器作為例子，來(lái)說(shuō)明如何使用Modelsim對(duì)Quartus II生成的IP Core和相應(yīng)的HDL文件進(jìn)行功能仿真和時(shí)序仿真。這個(gè)例子里面使用到了由Quartus II生成的一個(gè)片上ROM存儲(chǔ)單元。這種存儲(chǔ)單元和RAM一樣，都是基本的FPGA片上存儲(chǔ)單元，在以后的設(shè)計(jì)里面會(huì)經(jīng)常使用到。
  • 關(guān)鍵字： 仿真驗(yàn)證  功能仿真  FPGA  時(shí)序仿真  
共7218條 82/482 |‹ « 80 81 82 83 84 85 86 87 88 89 » ›|

fpga-pwm介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473