fsp:fpga-pcb 文章進入fsp:fpga-pcb技術(shù)社區(qū)

一位電子工程師起碼技術(shù)要求

　　1. MCU分類：4位機，51，PIC，AVR，MSP430等系列進行學(xué)習(xí); 　　2. 硬件知識：元器件，PCB布線，經(jīng)典電路，通訊協(xié)議，EMC，開發(fā)工具; 　　3. 軟件知識：ASM，C，C++，VISIO，SmartDraw，SourceInsight，VC++6.0; 　　4. 輔助知識：AutoCAD，Matlab，OrCAD，相關(guān)軟件，重要項目; 　　5. 電子元器件的精通，常用元器件的用途的非常熟悉; 　　6. 輸入輸出端口控制KEY，V/F變換器，語音控制，電源設(shè)計與監(jiān)控，基本
關(guān)鍵字： MCU EDA PCB

基于FPGA+DSP的視頻處理系統(tǒng)設(shè)計

　　摘要：實時圖像處理技術(shù)在工業(yè)、醫(yī)學(xué)、軍事和商業(yè)等領(lǐng)域有廣泛的應(yīng)用?；贔PGA+DSP架構(gòu)的視頻處理系統(tǒng)充分發(fā)揮了各自器什的長處，不儀設(shè)計周期短，開發(fā)費用低，而且設(shè)計靈活，更改方便，功耗較低，便于實現(xiàn)系統(tǒng)的小型化。因此對基與FPGA+DSP架構(gòu)的視頻處理系統(tǒng)進行研究和設(shè)計具有重要的意義。　　0 引言　　本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進行視頻處理的方案，實現(xiàn)視頻采集、處理到傳輸?shù)恼麄€過程。　　實時視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對處理速度要求高，但算法相對比較簡單，適
關(guān)鍵字： FPGA DSP SDRAM

高速PCB設(shè)計中的時序分析及仿真策略解析

　　在網(wǎng)絡(luò)通訊領(lǐng)域，ATM交換機、核心路由器、千兆以太網(wǎng)以及各種網(wǎng)關(guān)設(shè)備中，系統(tǒng)數(shù)據(jù)速率、時鐘速率不斷提高，相應(yīng)處理器的工作頻率也越來越高;數(shù)據(jù)、語音、圖像的傳輸速度已經(jīng)遠遠高于500Mbps，數(shù)百兆乃至數(shù)吉的背板也越來越普遍。數(shù)字系統(tǒng)速度的提高意味著信號的升降時間盡可能短，由數(shù)字信號頻率和邊沿速率提高而產(chǎn)生的一系列高速設(shè)計問題也變得越來越突出。當(dāng)信號的互連延遲大于邊沿信號翻轉(zhuǎn)時間的20%時，板上的信號導(dǎo)線就會呈現(xiàn)出傳輸線效應(yīng)，這樣的設(shè)計就成為高速設(shè)計。高速問題的出現(xiàn)給硬件設(shè)計帶來了更大的挑戰(zhàn)，有許多從邏
關(guān)鍵字： PCB 時鐘時序

一種基于FPGA的流水線FIR濾波器設(shè)計

　　摘要：有限沖擊響應(yīng)(FIR)濾波器是數(shù)字通信系統(tǒng)中常用的基本模塊。文章設(shè)計了一種流水結(jié)構(gòu)的FIR濾波器，通過FPGA對其進行硬什加速控制。仿真結(jié)果驗證了所設(shè)計的FIR流水結(jié)構(gòu)濾波器功能的正確性。　　0 引言　　隨著數(shù)字通信技術(shù)的快速發(fā)展，高質(zhì)量的信息處理對濾波器的性能和資源占有量提出了更高的要求。有限沖擊響應(yīng)(FIR)數(shù)字有限沖激響應(yīng)濾波器在語音、譜分析等數(shù)字信號處理領(lǐng)域有著廣泛的應(yīng)用，是信號處理系統(tǒng)中重要的組成部分，其性能往往對整個系統(tǒng)的性能和功耗產(chǎn)生至關(guān)重要的影響。因此，如何最大程度地優(yōu)化
關(guān)鍵字： FPGA FIR濾波器流水線

Mentor Graphics推出新Xpedition數(shù)據(jù)管理解決方案

　　印刷電路板(PCB)設(shè)計解決方案市場和技術(shù)領(lǐng)先企業(yè)Mentor Graphics 公司今天發(fā)布了新Xpedition®平臺的最新產(chǎn)品Xpedition Data Management (xDM)產(chǎn)品套件。xDM Design產(chǎn)品套件提供了一個全流程信息中心，用于管理Mentor Graphics® Xpedition Enterprise平臺創(chuàng)建、復(fù)用、導(dǎo)入或發(fā)布的PCB設(shè)計數(shù)據(jù)。作為一款單獨、全面的數(shù)據(jù)管理解決方案，xDM Design解決方案可管理正在進行的(work-in-pro
關(guān)鍵字： Mentor Graphics Xpedition PCB

IDT 發(fā)布 1.5 伏特 PCI Express 時鐘緩沖器系列，實現(xiàn)行業(yè)領(lǐng)先的空間和節(jié)能

　　集成元件技術(shù)公司 (IDT®)今天發(fā)布了業(yè)內(nèi)第一個 1.5 伏特 PCI Express (PCIe®) 緩沖器系列，擴展了其領(lǐng)先的 PCIe 時鐘產(chǎn)品組合。 IDT 新的 U 系列超低功率 PCIe 緩沖器運行在與流行的SoC 和現(xiàn)場可編程門陣列 (FPGA) 相同的供給電壓下，使得設(shè)計師能夠使用相同的電源軌，從而降低系統(tǒng)復(fù)雜性、實際大小和功耗。　　9DBU 緩沖器提供 2 至 9 個輸出配置，可應(yīng)對幾乎任何 PCIe 應(yīng)用，支持非 PLL 扇出和 PLL 零延遲緩沖模式。　
關(guān)鍵字： IDT PCI Express FPGA

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計

　　國內(nèi)譜儀技術(shù)多年來一直停留在模擬技術(shù)水平上，數(shù)字化能譜測量技術(shù)仍處于方法研究階段。為了滿足不斷增長的高性能能譜儀需求，迫切需要研制一種數(shù)字化γ能譜儀。通過核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質(zhì)的放射性的程度。　　1數(shù)字多道分析儀的優(yōu)勢　　國內(nèi)很大一部分學(xué)者采用核譜儀模擬電路的方式實現(xiàn)脈沖堆積的處理。由于整個過程都是由模擬電路來實現(xiàn)，所以一直受到多種不利因素的困擾：模擬濾波成形電路有限的處理能力達不到最佳濾波的要求;模擬系統(tǒng)在高計數(shù)率下能量分辨率顯著下降，脈沖通過率低;
關(guān)鍵字： FPGA 數(shù)字核脈沖分析器 LVDS/RS 485

基于嵌入式NiosⅡ的SD卡驅(qū)動設(shè)計

　　近年來，基于FPGA的軟核處理器以其高度的設(shè)計靈活性和低成本在嵌入式市場中得到重視并不斷發(fā)展。其中具有代表性的軟核處理器有Ahera的 NiosⅡ處理器和Xilinx的MicroBlaze處理器。NiosⅡ處理器具有完全的可定制性，包括處理器的定制，外設(shè)的定制和接口的定制等;32 位的NiosⅡ處理器具有超過200 DIMP的性能，而其成本只有同級別性能ARM處理器的l/10。此外，SD存儲卡以其大容量和小尺寸的特點，成為市面上各種嵌入式消費產(chǎn)品最常見的存儲媒介，探討SD卡設(shè)備的設(shè)計具有廣泛的應(yīng)用價值
關(guān)鍵字： FPGA NiosⅡ SD卡

多款陀螺儀表頭設(shè)計、平臺測試、系統(tǒng)研究方案及應(yīng)用實例

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：陀螺儀 DSP FPGA 加速度計光纖陀螺儀

2014年全球半導(dǎo)體銷售額將達3360億美元

　　2014年第二季較諸前一季之增長幅度已超出預(yù)期，連同晶圓代工龍頭臺積電在內(nèi)的許多企業(yè)都出現(xiàn)相同情況，臺積電預(yù)測第二季的季增幅將超過20%。　　Gartner研究副總裁BryanLewis表示：“2014年半導(dǎo)體的成長廣泛分散在各芯片類型及應(yīng)用。DRAM預(yù)料將再度成為2014年主力，年成長率18.8%;然其他領(lǐng)域表現(xiàn)亦佳，包括模擬、可編程門陣列(FPGA)、專用積體電路(ASIC)及非光學(xué)感測器。　　Gartner研究總監(jiān)RanjitAtwal指出：“從系統(tǒng)的角度
關(guān)鍵字：半導(dǎo)體 FPGA

一種醫(yī)療CT數(shù)據(jù)采集系統(tǒng)解決方案

數(shù)據(jù)采集系統(tǒng)是CT系統(tǒng)的重要組成部分，由于CT掃描時間短，且掃描信息量大，因此CT數(shù)據(jù)采集系統(tǒng)工作在較高的頻率，且需要短時間傳輸較大的數(shù)據(jù)量。本文介紹的醫(yī)療CT數(shù)據(jù)采集系統(tǒng)解決方案采用單片XILINX SPARTAN6完成CT數(shù)據(jù)采集的主要功能，利用基于IEEE802.3Z的光纖以太網(wǎng)傳輸協(xié)議進行數(shù)據(jù)的傳輸，經(jīng)實測本采集系統(tǒng)數(shù)據(jù)可靠性高，誤碼率低，達到了CT數(shù)據(jù)采集的要求。本文將重點介紹CT數(shù)據(jù)采集系統(tǒng)的具體實現(xiàn)方式及編碼技巧。
關(guān)鍵字：數(shù)據(jù)采集 CT 以太網(wǎng) FPGA SPARTAN6 ARM 201408

眾廠商談汽車半導(dǎo)體的技術(shù)趨勢

　　摘要：汽車已不再是簡單的交通工具，未來智能互聯(lián)的汽車也許比手機更具時尚，不僅帶來舒適、安全、綠色的駕乘體驗，更激發(fā)駕乘者的駕乘欲望與激情。當(dāng)前，汽車也正從傳統(tǒng)的機械系統(tǒng)，轉(zhuǎn)變到電子系統(tǒng)的創(chuàng)新。本文介紹了部分領(lǐng)先企業(yè)的發(fā)展動向。
關(guān)鍵字：汽車電子 MCU 車聯(lián)網(wǎng) FPGA 201408

多種EDA工具進行FPGA設(shè)計的原理及方法簡介

　　摘要：介紹了利用多種EDA工具進行FPGA設(shè)計的實現(xiàn)原理及方法，其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配置下載等具體內(nèi)容。并以實際操作介紹了整個FPGA的設(shè)計流程。　　關(guān)鍵詞：FPGA 仿真綜合 EDA 　　在數(shù)字系統(tǒng)設(shè)計的今天，片上系統(tǒng)(SoC)技術(shù)的出現(xiàn)已經(jīng)在設(shè)計領(lǐng)域引起深刻變革。為適應(yīng)產(chǎn)品盡快上市的要求，設(shè)計者必須合理選擇各EDA廠家提供的加速設(shè)計的工具軟件，以使其產(chǎn)品在本領(lǐng)域良性發(fā)展。FPGA設(shè)計是當(dāng)前數(shù)字系統(tǒng)設(shè)計領(lǐng)域中的重要方式之一。本文以多種EDA廠家工具為基礎(chǔ)，系統(tǒng)介
關(guān)鍵字： FPGA 仿真綜合 EDA

圖像識別系統(tǒng)的現(xiàn)狀與發(fā)展趨勢

　　圖像識別技術(shù)在國家安全、公安、交通、金融、工業(yè)化生產(chǎn)線、食品檢測等諸多領(lǐng)域具有廣泛的應(yīng)用前景?，F(xiàn)有的圖像識別系統(tǒng)基本是面向計算機應(yīng)用，其方案是：采用圖像采集卡(或直接網(wǎng)絡(luò)相機接入)、在PC機上運行圖像處理算法來實現(xiàn)。但由于大部分圖像識別系統(tǒng)要求數(shù)據(jù)量大、算法復(fù)雜、對實時性要求高，基于PC的應(yīng)用系統(tǒng)不僅體積大、成本高、實時性能力差，而且有時不能滿足特殊應(yīng)用環(huán)境(例如印刷車間)的需求。　　應(yīng)用的需要與現(xiàn)有圖像識別系統(tǒng)的不足，驅(qū)動了智能相機的蓬勃發(fā)展，目前幾乎所有的相機廠商均在花大力量研發(fā)智能相機，傳統(tǒng)
關(guān)鍵字：圖像識別 FPGA DSP

一種基于FPGA的在線監(jiān)控系統(tǒng)設(shè)計

　　在SoC系統(tǒng)的設(shè)計及使用過程中，對其內(nèi)部行為的實時監(jiān)控十分重要，目前普遍通過監(jiān)控端和目標系統(tǒng)間的監(jiān)控信息通信來實現(xiàn)，UART常用作通信信道。　　目標SoC系統(tǒng)常使用中斷方式或輪詢方式獲取監(jiān)控通信數(shù)據(jù)包，對其解析并進行相應(yīng)數(shù)據(jù)操作后回復(fù)應(yīng)答信息。中斷方式中SoC需完成保存中斷現(xiàn)場、調(diào)用中斷服務(wù)程序、恢復(fù)現(xiàn)場系列任務(wù)，上下文的切換占據(jù)了系統(tǒng)額外開銷;輪詢方式中，系統(tǒng)定時檢查設(shè)備請求，若有數(shù)據(jù)到達則調(diào)用相應(yīng)處理程序，固定的輪詢周期增加了數(shù)據(jù)等待處理時間，數(shù)據(jù)量較小時頻繁查詢造成對CPU資源的浪費。　
關(guān)鍵字： FPGA 在線監(jiān)控雙口RAM