fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

基于FPGA的雙緩沖模式PCI Express總線設(shè)計(jì)方案

引言　　近年來(lái)軟件無(wú)線電（SDR）得到了飛速的發(fā)展，在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項(xiàng)目背景是通過(guò)軟件無(wú)線電方式實(shí)現(xiàn)數(shù)字音頻廣播（DAB）的基帶信號(hào)處理，這要求軟件無(wú)線電平臺(tái)具有高速實(shí)時(shí)數(shù)字信號(hào)處理與傳輸
關(guān)鍵字： Express FPGA PCI 模式

Altera向JDSU發(fā)售Stratix V GT FPGA

Altera公司 (Nasdaq: ALTR)日前宣布，向JDSU發(fā)售Stratix? V GT FPGA，以支持其下一代光網(wǎng)絡(luò)測(cè)試儀(ONT)解決方案的量產(chǎn)。JDSU是通信行業(yè)光產(chǎn)品以及測(cè)試測(cè)量解決方案的領(lǐng)先供應(yīng)商，在其ONT-600系列中采用了Altera的高端28 nm FPGA，以實(shí)現(xiàn)第一個(gè)面向CFP2 100G光傳送網(wǎng)(OTN)環(huán)境的測(cè)試解決方案。
關(guān)鍵字： Altera FPGA Stratix

在FPGA上建立MATLAB和Simulink算法原型

芯片設(shè)計(jì)和驗(yàn)證工程師通常要為在硅片上實(shí)現(xiàn)的每一行RTL代碼寫(xiě)出多達(dá)10行測(cè)試平臺(tái)代碼。驗(yàn)證任務(wù)在設(shè)計(jì)周期內(nèi)可能會(huì)占用50%或更多的時(shí)間。盡管如此辛苦，仍有接近60%的芯片存在功能瑕疵，需要返工。由于HDL仿真不足以
關(guān)鍵字： Simulink MATLAB FPGA 算法

Xilinx 20nm產(chǎn)品細(xì)節(jié)揭秘搶占20nm FPGA制高點(diǎn)

　　前不久，賽靈思(Xilinx)發(fā)表其20 nm產(chǎn)品路線圖，在之前的28nm產(chǎn)品上，Xilinx聲稱(chēng)他們領(lǐng)先競(jìng)爭(zhēng)對(duì)手一代，落實(shí)了All Programmable器件戰(zhàn)略(FPGA、SoC和3D IC)，推出了Vivado設(shè)計(jì)環(huán)境和開(kāi)發(fā)套件，結(jié)合其豐富的IP資源，為市場(chǎng)提供了高性能、低功耗和有利于減少系統(tǒng)/BOM成本的產(chǎn)品。賽靈思公司全球高級(jí)副總裁，亞太區(qū)執(zhí)行總裁湯立人表示，Xilinx在20nm產(chǎn)品的表現(xiàn)上還將保持領(lǐng)先一代的優(yōu)勢(shì),下一代FPGA及第二代SoC和3D IC將與Vivado設(shè)計(jì)套件&ldqu
關(guān)鍵字： Xilinx FPGA 20nm

Altera演示業(yè)界最全面28nm FPGA產(chǎn)品及強(qiáng)大解決方案

　　近日，Altera公司在北京演示目前業(yè)界最全面的28-nmFPGA器件系列產(chǎn)品所提供的靈活性與性能，繼續(xù)引領(lǐng)28-nmFPGA技術(shù)。其中包括Stratix V,Arria V,Cyclone V,SoC FPGA，以及OpenCL演示。來(lái)自中國(guó)最主要行業(yè)媒體現(xiàn)場(chǎng)體驗(yàn)Altera 28-nmFPGA產(chǎn)品系列如何幫助設(shè)計(jì)師實(shí)現(xiàn)更低成本、更高效能、更低能耗，為客戶(hù)提供差異化的解決方案。　　Altera通過(guò)以下演示，繼續(xù)引領(lǐng)28-nmFPGA技術(shù)：　　?Stratix V GT收發(fā)器信號(hào)完整
關(guān)鍵字： Altera FPGA 28nm

Altera Cyclone V SoC FPGA：深耕工業(yè)應(yīng)用

　　隨著應(yīng)用環(huán)境的復(fù)雜度提升，在工業(yè)垂直細(xì)分領(lǐng)域，新技術(shù)的引入以及對(duì)人身安全有更高標(biāo)準(zhǔn)，使得設(shè)備廠商對(duì)制造商在產(chǎn)品定制化、面市周期以及總體成本方面提出更高需求，這些因素推動(dòng)制造商提供更高性能、更突顯功能安全以及更具成本優(yōu)勢(shì)的方案。因應(yīng)這些復(fù)雜需求，F(xiàn)PGA方案開(kāi)始逐漸進(jìn)入傳統(tǒng)MCU和DSP占主要份額的領(lǐng)域。　　Altera亞太區(qū)工業(yè)市場(chǎng)開(kāi)發(fā)經(jīng)理江允貴介紹：“現(xiàn)在的制造商面臨諸多挑戰(zhàn)，需要專(zhuān)業(yè)應(yīng)用軟件和IP及靈活、成熟可靠的解決方案來(lái)幫助他們提升市場(chǎng)競(jìng)爭(zhēng)力。與其它方案相比，F(xiàn)PGA能提供高性
關(guān)鍵字： Altera FPGA CycloneV

基于賽靈思FPGA的頻率計(jì)設(shè)計(jì)

首先是將頻率分頻，產(chǎn)生1HZ頻率，程序如下：-------------------------------------------------------------------
-- 說(shuō)明: 分頻模塊，將標(biāo)準(zhǔn)輸入頻率分頻為1HZ
-- 文件: fenpin.vhd
-- 作者:
-- 日期: 2012/0
關(guān)鍵字： FPGA 賽靈思頻率計(jì)設(shè)

基于ARM+FPGA控制的LTC2207采集應(yīng)用

引言數(shù)據(jù)采集技術(shù)是一種流行且實(shí)用的電子技術(shù)。它廣泛應(yīng)用于信號(hào)檢測(cè)、信號(hào)處理、儀器儀表等領(lǐng)域。近年來(lái),隨著數(shù)字化技術(shù)的不斷發(fā)展，數(shù)據(jù)采集技術(shù)也呈現(xiàn)出速度更高、通道更多、數(shù)據(jù)量更大的發(fā)展趨勢(shì)。本設(shè)計(jì)中數(shù)據(jù)采
關(guān)鍵字： 2207 FPGA ARM LTC

FPGA雙雄新年展望——新產(chǎn)品步入新階段

　　日前，F(xiàn)PGA兩大廠商賽靈思及Altera先后公布了公司最新季度報(bào)告，　　賽靈思2013年1月17日宣布公司2013年三季度銷(xiāo)售額為5.098億美元，環(huán)比下降6%，同比無(wú)變化，凈利潤(rùn)為1.036億美元。　　Altera則在2013年1月23日發(fā)布了公司2012年四季度財(cái)報(bào)，財(cái)報(bào)顯示公司該季度銷(xiāo)售額為4.394億美元，同比下降4%，環(huán)比下降11%，凈利潤(rùn)為1.208億美元。　　盡管兩家公司都出現(xiàn)了利潤(rùn)下滑的現(xiàn)象，但對(duì)于未來(lái)信心滿滿。　　“隨著Kintex-7及Vietex-6
關(guān)鍵字：賽靈思 FPGA

Altera在京展示業(yè)界最全面28nm最新技術(shù)

　　2013年1月22日，Altera 公司 (Nasdaq: ALTR) 在北京演示目前業(yè)界最全面的28-nm FPGA 器件系列產(chǎn)品所提供的靈活性與性能，其中包括 Stratix® V, Arria® V , Cyclone® V, SoC FPGAs，以及 OpenCL 演示。來(lái)自中國(guó)最主要行業(yè)媒體現(xiàn)場(chǎng)體驗(yàn) Altera 28-nm FPGA 產(chǎn)品系列如何幫助設(shè)計(jì)師實(shí)現(xiàn)更低成本、更高效能、更低能耗，為客戶(hù)提供差異化的解決方案。　　Alt
關(guān)鍵字： Altera 28nm FPGA OpenCL SoC

基于FPGA 的MPEG-4編解碼器

關(guān)鍵字： FPGA MPEG-4 編解碼器

PCB文件PROTEL到ALLEGRO的轉(zhuǎn)換技巧

1. Protel 原理圖到Cadence Design Systems, Inc. Capture CIS在Protel原理圖的轉(zhuǎn)化上我們可以利用Protel DXP SP2的新功能來(lái)實(shí)現(xiàn)。通過(guò)這一功能我們可以直接將Protel的原理圖轉(zhuǎn)化到Capture CIS中。注意事項(xiàng)：1) Prot
關(guān)鍵字： ALLEGRO PROTEL PCB 轉(zhuǎn)換技

基于DSP和FPGA構(gòu)成多普勒測(cè)量系統(tǒng)

基于DSP和FPGA構(gòu)成多普勒測(cè)量系統(tǒng),隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來(lái)越普遍。在許多情況下，同一應(yīng)用中同時(shí)使用處理器和FPGA，采用協(xié)處理架構(gòu)，讓FPGA執(zhí)行預(yù)處理或后處理操作，以加快處理速度。本文說(shuō)明如何將FPGA和與固定
關(guān)鍵字：測(cè)量系統(tǒng) 多普勒構(gòu)成 DSP FPGA 基于

基于FPGA和DSP的微振動(dòng)傳感器信號(hào)采集系統(tǒng)設(shè)計(jì)

摘要：為實(shí)現(xiàn)對(duì)雙M—Z型光纖微振動(dòng)傳感器的振動(dòng)信號(hào)進(jìn)行實(shí)時(shí)檢測(cè)和處理，提出一種基于FPGA和DSP的數(shù)據(jù)采集和實(shí)時(shí)處理系統(tǒng)。通過(guò)描述系統(tǒng)的硬件設(shè)計(jì)原理和寄存器配置，以及軟件框架和流程，介紹了系統(tǒng)的設(shè)計(jì)和實(shí)
關(guān)鍵字： FPGA DSP 振動(dòng)傳感器信號(hào)采集

利用CPLD實(shí)現(xiàn)FPGA的快速加載

基于SRAM的FPGA由于其可編程、可升級(jí)的特性，被廣泛應(yīng)用于現(xiàn)代通信系統(tǒng)中。由于其易失性，每次上電后都需要重新對(duì)FPGA進(jìn)行加載。隨著通信系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA配置文件越來(lái)越大，加載時(shí)間越來(lái)越長(zhǎng)，嚴(yán)重影響系統(tǒng)的啟動(dòng)時(shí)同。為了提高FPGA的加載效率，在此提出一種通過(guò)CPLD進(jìn)行FPGA串行加載的方案。通過(guò)驗(yàn)證，該方法既能能提高FPGA加載效率，又能節(jié)省CPU和FPGA的GIPO管腳，降低系統(tǒng)啟動(dòng)時(shí)間，非常適用于現(xiàn)代復(fù)雜通信系統(tǒng)。
關(guān)鍵字： CPLD FPGA