- 存儲器的市場驅(qū)動力來自智能、連接和用戶界面(UI)。智能設(shè)備主要是處理功能,可以實現(xiàn)節(jié)能、進行預防性的自檢、節(jié)省時間。連接的核心是智能網(wǎng)絡(luò)。UI(用戶界面)的核心是人機界面(HMI)的創(chuàng)新。
- 關(guān)鍵字:
存儲器 嵌入式 FPGA 201206
- FPGA在經(jīng)過了從上世紀90年代到2000年的快速發(fā)展、隨后短期的泡沫破裂、以及近幾年的平穩(wěn)增長的發(fā)展階段,未來將會邁入硅片融合時代。
- 關(guān)鍵字:
Altera FPGA 201206
- 摘要:卷積碼是一種性能優(yōu)良的差錯控制編碼。介紹了卷積碼編碼原理,基于FPGA利用VHDL硬件描述語言實現(xiàn)了一個(2,1,9)卷積碼編碼器。給出了仿真結(jié)果,并在FPGA器件上驗證實現(xiàn)。仿真及測試結(jié)果表明,達到了預期的設(shè)計
- 關(guān)鍵字:
設(shè)計 編碼器 移動通信 FPGA 基于
- 在進行PCB布線時,經(jīng)常會發(fā)生這樣的情況:走線通過某一區(qū)域時,由于該區(qū)域布線空間有限,不得不使用更細的線條,通過這一區(qū)域后,線條再恢復原來的寬度。走線寬度變化會引起阻抗變化,因此發(fā)生反射,對信號產(chǎn)生影響。
- 關(guān)鍵字:
PCB 信號完整性 變化 反射
- PCB布板過程中,對系統(tǒng)布局完畢以后,要對PCB圖進行審查,看系統(tǒng)的布局是否合理,是否能夠達到最優(yōu)的效果。通常可以從以下若干方面進行考察:1.系統(tǒng)布局是否保證布線的合理或者最優(yōu),是否能保證布線的可靠進行,是否
- 關(guān)鍵字:
PCB 元器件 布局 檢查規(guī)則
- 摘要:為了縮短研發(fā)周期,需要在實驗室模擬出無線信道的各種傳播特性,無線信道模擬器設(shè)計必不可少。采用基于頻率選擇性信道Jakes仿真器模型,使用Xilinx公司的VIrtex-2p模擬實現(xiàn)了頻率選擇性衰落信道,最后將數(shù)據(jù)通
- 關(guān)鍵字:
FPGA 無線 信道模擬器
- 一、FPGA的基本結(jié)構(gòu)FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個單元簡介如下:1.可編程輸入/輸出單元(I/O單元)目前大
- 關(guān)鍵字:
FPGA 基本結(jié)構(gòu)
- 目前越來越多的家用電器從低速的撥號上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移,尤其是IPTV有望在中國獲得快速的發(fā)展。比較而言,IPTV的基礎(chǔ)設(shè)施成本相當?shù)停驗檫@種方法不需要銅軸電纜,而是采用DSL或?qū)拵ф?/li>
- 關(guān)鍵字:
FPGA 電源 供電 方案
- 印刷電路板的抗干擾設(shè)計與具體電路有著密切的關(guān)系,這里僅就PCB抗干擾設(shè)計的幾項常用措施作一些說明。 ?。?)電源線設(shè)計 根據(jù)印刷線路板電流的大小,盡量加粗電源線寬度,減少環(huán)路電阻;同時,使電源線、地線的走
- 關(guān)鍵字:
PCB 電路 抗干擾措施 電源線
- 要使電子電路獲得最佳性能,元器件的布局及導線的布設(shè)是很重要的。為了設(shè)計質(zhì)量好、成本低的PCB,應(yīng)遵循以下一般性原則。 ?。?)特殊元器件布局 首先,要考慮PCB尺寸的大?。篜CB尺寸過大時,印刷線條長,阻抗增
- 關(guān)鍵字:
PCB
- 2006年7月1日開始,電子電氣設(shè)備中禁止使用鉛、汞、六價鉻、鎘和多溴聯(lián)苯(PBB)、多溴二苯醚(PBDE);其中鎘限量指標 100PPm(0.01%),另五種限量l000ppm(0.1%)。企業(yè)出口歐盟的產(chǎn)品都需符合以上的限量要求,
- 關(guān)鍵字:
RoHS PCB 指令 檢測方法
- 當今, 由于開關(guān)電源會產(chǎn)生電磁波而影響到其電子產(chǎn)品的正常工作,則正確的電源PCB排版技術(shù)就變得非常重要。許多情況下,一個在紙上設(shè)計得非常完美的電源可能在初次調(diào)試時無法正常工作,原因是該電源的PCB排版存在著許
- 關(guān)鍵字:
排版 技術(shù) PCB 開關(guān)電源 系統(tǒng) 便攜式
- 摘要:介紹了一種以CPLD為基礎(chǔ)的對多DSP和FPCA芯片實現(xiàn)程序遠程更新、加載的設(shè)計方法。詳細分析了軟硬件架構(gòu)及具體實施方案,對以DSP+FPCA為架構(gòu)的信號處理模塊實現(xiàn)遠程更新、加載,有重要的使用價值。
關(guān)鍵詞:遠程
- 關(guān)鍵字:
CPLD FPGA DSP 遠程加載
- 摘要:以Altera公司的QuartusⅡ7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計,并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟
- 關(guān)鍵字:
FPGA DDS IP核
- 一、智能全數(shù)字鎖相環(huán)的設(shè)計 1 引言 數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學及電力系統(tǒng)自動化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展,不僅能夠制成頻率較高的單片集成鎖相環(huán)路,而且可以把整
- 關(guān)鍵字:
FPGA CPLD 模塊設(shè)計 集錦
fsp:fpga-pcb介紹
您好,目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條,闡述對fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。
創(chuàng)建詞條