fsp:fpga-pcb 文章進入fsp:fpga-pcb技術(shù)社區(qū)

立體液晶顯示器的圖像獲取及顯示

　　立體液晶顯示器是近年來新出現(xiàn)的虛擬現(xiàn)實顯示設備，它真實地再現(xiàn)場景的三維信息，顯示具有縱深感的圖像。其最大特點就是觀察者無需使用任何附加設備，直接用肉眼就可看到屏幕上顯示的立體圖像。觀測者可以更容易、更快速地理解真實的景深信息，更全面、更直觀地洞察圖像空間位置的實際分布狀況。　　目前，國內(nèi)外的自由立體液晶顯示方式通常采用計算機采集圖像并存儲，處理后輸出到液晶屏驅(qū)動電路板，然后通過板載模數(shù)轉(zhuǎn)換模塊等處理后在液晶屏顯示立體圖像。這種方式主要由計算機進行圖像采集和處理，其開發(fā)周期短，但成本較高，體積較大，
關(guān)鍵字：顯示器虛擬液晶 FPGA

BGA線路板及其CAM制作

　　BGA的全稱是Ball Grid Array（球柵陣列結(jié)構(gòu)的PCB），它是集成電路采用有機載板的一種封裝法。它具有：①封裝面積減少②功能加大，引腳數(shù)目增多③PCB板溶焊時能自我居中，易上錫④可靠性高⑤電性能好，整體成本低等特點。有BGA的PCB板一般小孔較多，大多數(shù)客戶BGA下過孔設計為成品孔直徑8~12mil，BGA處表面貼到孔的距離以規(guī)格為31.5mil為例，一般不小于10.5mil。BGA下過孔需塞孔，BGA焊盤不允許上油墨，BGA焊盤上不鉆孔。　　目前對BGA下過孔塞孔主要采用工藝有：①
關(guān)鍵字： PCB BGA 集成電路 CAM

FPGA設計開發(fā)中應用仿真技術(shù)解決故障的方法

　　本文針對FPGA實際開發(fā)過程中，出現(xiàn)故障后定位困難、反復修改代碼編譯時間過長、上板后故障解決無法確認的問題，提出了一種采用仿真的方法來定位、解決故障并驗證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時間，提高開發(fā)效率。　　FPGA近年來在越來越多的領(lǐng)域中應用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研發(fā)過程中的編譯次數(shù)，最終達到準確定位故障、縮短解決故障時間的目的。文例所用到的軟件開發(fā)平臺
關(guān)鍵字： FPGA 應用仿真

影響FPGA設計中時鐘因素的探討

　　時鐘是整個電路最重要、最特殊的信號，系統(tǒng)內(nèi)大部分器件的動作都是在時鐘的跳變沿上進行, 這就要求時鐘信號時延差要非常小, 否則就可能造成時序邏輯狀態(tài)出錯；因而明確FPGA設計中決定系統(tǒng)時鐘的因素，盡量較小時鐘的延時對保證設計的穩(wěn)定性有非常重要的意義。　　1.1 建立時間與保持時間　　建立時間（Tsu：set up time）是指在時鐘沿到來之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時間，如果建立的時間不滿足要求那么數(shù)據(jù)將不能在這個時鐘上升沿被穩(wěn)定的打入觸發(fā)器；保持時間（Th：hold time）是指數(shù)據(jù)穩(wěn)定后
關(guān)鍵字： FPGA 時鐘

2008年7月18日，Altera公布第二季度業(yè)績

　　Altera公司今天宣布第二季度銷售額達到3.599億美元，比2008年第一季度增長7%，比2007年第二季度增長13%。在2008年第一季度0.839億美元凈收入和每股攤薄后收益0.27美元基礎上，第二季度凈收入增長到0.98億美元，每股攤薄后收益0.32美元。和2007年第二季度相比，今年第二季度凈收入增長22%，每股攤薄后收益增長43%。　　上半年運營現(xiàn)金流為2.268億美元。第二季度，Altera以140萬美元回購其65,000普通股。到目前為止，在第三季度，Altera已經(jīng)以1004萬美
關(guān)鍵字： Altera FPGA Stratix

基于SOPC的視頻采集系統(tǒng)設計

　　0 引言　　視頻采集的主流實現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器，可在主CPU控制下進行視頻信號的采集壓縮。隨著FPGA的發(fā)展，通過SOPC技術(shù)實現(xiàn)視頻采集已成為一種易于開發(fā)、設計靈活的方案。而這主要得益于IP復用技術(shù)的發(fā)展。在FPGA上構(gòu)建復雜嵌入式系統(tǒng)可利用既有的功能模塊及其驅(qū)動程序。該方案具有更大的集成度和靈活性，因而必將成為電子設計發(fā)展的一大趨勢。　　本文介紹了
關(guān)鍵字： SOPC 視頻采集 DSP ASIC FPGA

基于FPGA電火花加工脈沖電源的設計

　　0引言　　數(shù)控電火花(electrical discharge machining，EDM)機床是一種實現(xiàn)工件精密加工的特種加工工具。早期的電火花成型加工機床的脈沖電源電路是用分立元件組成，或者是用單片機來實現(xiàn)。分立元件電路設計復雜，電路調(diào)試困難，基于單片機或者是32位的嵌入式CPU的脈沖電源性能有了很大的提高，也具有了很高的智能性，但對于不同的處理器，其移植性不太好，而且如果硬件電路一旦完成就不能進行更改與升級。而采用現(xiàn)場可編程門陣列FPGA在很好的繼承單片機或者是嵌入式CPU設計的電源的優(yōu)點
關(guān)鍵字： FPGA 脈沖電源 EDM 數(shù)控機床嵌入式

利用視頻套件加速FPGA上的視頻開發(fā)

　　隨著下一代視頻壓縮標準問世，行業(yè)從基本視頻處理向更復雜的集成處理解決方案轉(zhuǎn)移，這使得系統(tǒng)的要求超越了獨立DSP力所能及的視頻性能。FPGA以不到30美元的價格提供20GMACs以上的DSP性能，從而為成本敏感型軍事、汽車、醫(yī)療、消費、工業(yè)和安全應用填補了這一空白。只有FPGA能夠為整套端對端視頻解決方案提供邏輯、嵌入式處理、OS支持和驅(qū)動器。　　妨礙開發(fā)人員將FPGA用于視頻應用的因素并非他們?nèi)狈PGA性能優(yōu)勢的了解，而是缺乏使用其設計流程的經(jīng)驗，對于那些習慣于用C語言編程的傳統(tǒng)DSP程序開發(fā)
關(guān)鍵字： FPGA 視頻套件 VSK Simulink

一種基于FPGA控制全彩大屏幕顯示的設計(圖)

目前的DVI接口分為兩種，一個是DVI-D接口，只能接收數(shù)字信號，接口上只有3排8列共24個針腳，其中右上角的一個針腳為...
關(guān)鍵字： FPGA 接口芯片 DVI 聯(lián)機控制圖像數(shù)據(jù) gamma校正 D-Sub End-user 控制原理

基于DSP的圖象采集與處理系統(tǒng)的設計

　　0 引言　　圖像處理系統(tǒng)的一個關(guān)鍵問題就是數(shù)據(jù)量龐大，數(shù)據(jù)處理相關(guān)性高，實時實現(xiàn)比較困難。即使采用高速單片機也無法滿足實時處理的需求，而DSP芯片則具有速度快，信號處理功能強大，實時性好等特點，因此，將DSP用于圖像處理可使這一難題得到較好的解決。　　1 系統(tǒng)構(gòu)成　　本系統(tǒng)采用基于CameraLink接口的圖像輸出相機。DSP采用TI的TMS320C6711，這是一種高性能DSP處理器，其工作頻率為150 MHz，最大處理能力高達900MFLOps，該DSP既可滿足高速處理要求，又可滿足高
關(guān)鍵字： DSP 圖象采集與處理 Camera Link USB FPGA

2008年嵌入式設計調(diào)查結(jié)果：工程師很辛苦

　　Tech Insights/Embedded Systems Design 2008年嵌入式市場調(diào)研報告表明，嵌入式系統(tǒng)設計人員在2008年要參與更多項目的開發(fā)，按期完成開發(fā)任務是他們最大的問題，有一半以上（大于50%）的開發(fā)項目不能按期完成。? 　　調(diào)查結(jié)果表明：自2005年以來，2008年新項目對應項目改進的比例是這幾年中最高的。在所有開發(fā)項目中，新開發(fā)項目占46%，剩余54%為以往開發(fā)項目的升級和改進。項目的改進和升級主要是針對新的軟件特性（占81%），或因采用了新處理器（55%），
關(guān)鍵字：嵌入式設計工程師商用OS 定制OS FPGA DSP MCU

一種機器人視覺系統(tǒng)模塊的設計

　　一、概述　　視覺技術(shù)是近幾十年來發(fā)展的一門新興技術(shù)。機器視覺可以代替人類的視覺從事檢驗、目標跟蹤、機器人導向等方面的工作，特別是在那些需要重復、迅速的從圖象中獲取精確信息的場合。盡管在目前硬件和軟件技術(shù)條件下，機器視覺功能還處于初級水平，但其潛在的應用價值引起了世界各國的高度重視，發(fā)達國家如美國、日本、德國、法國等都投入了大量的人力物力進行研究，近年來已經(jīng)在機器視覺的某些方面獲得了突破性的進展，機器視覺在車輛安全技術(shù)、自動化技術(shù)等應用中也越來越顯示出其重要價值。本文根據(jù)最新的CMOS圖像采集芯片設
關(guān)鍵字：機器人機器視覺 CMOS 圖像傳感器 FPGA

分布式數(shù)據(jù)采集系統(tǒng)中的時鐘同步

　　引言　　隨著網(wǎng)絡技術(shù)的發(fā)展，各種分布式的網(wǎng)絡和局域網(wǎng)都得到了廣泛的應用[1]。分布式數(shù)據(jù)采集系統(tǒng)廣泛應用于船舶、飛機等采集數(shù)據(jù)多、實時性要求較高的地方。同步采集是這類分布式數(shù)據(jù)采集系統(tǒng)的一個重要要求，數(shù)據(jù)采集的實時性、準確性和系統(tǒng)的高效性都要求系統(tǒng)能進行實時數(shù)據(jù)通信。因此，分布式數(shù)據(jù)采集系統(tǒng)中的一個關(guān)鍵技術(shù)就是實現(xiàn)數(shù)據(jù)的同步傳輸。　　由于產(chǎn)生時鐘的晶振具有頻率漂移的特性，故對于具有多個采集終端的分布式系統(tǒng)，如果僅僅在系統(tǒng)啟動時進行一次同步，數(shù)據(jù)的同步傳輸將會隨著系統(tǒng)運行時間的增長而失步。因此時
關(guān)鍵字：數(shù)據(jù)采集分布式時鐘同步 FPGA

目前PCB抄板信號隔離技術(shù)的主要應用

　　PCB抄板信號隔離技術(shù)是使數(shù)字或模擬信號在發(fā)送時不存在穿越發(fā)送和接收端之間屏障的電流連接。這允許發(fā)送和接收端外的地或基準電平之差值可以高達幾千伏，并且防止可能損害信號的不同地電位之間的環(huán)路電流，主要應用在：　　（1）系統(tǒng)地的噪聲比較大，容易使信號受損，隔離可將信號分離到一個干凈的信號子系統(tǒng)地、電源中，保證隔離部分信號的可靠性，達到系統(tǒng)設計要求。　?。?）系統(tǒng)電壓差非常大。比如在強電電路中，我們通常是通過隔離，將工作電壓轉(zhuǎn)化到IC允許的工作范圍之內(nèi)。　?。?）基準電平之間的電連接可產(chǎn)生一個對
關(guān)鍵字： PCB 信號隔離

ATM流量控制器IP核的設計和實現(xiàn)

　　0 引言　　ATM異步傳遞方式是建立在電路交換和分組交換基礎上的一種面向連接的快速分組交換技術(shù)，它采用定長分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術(shù)綜合能力等優(yōu)勢，這些都是目前的IP技術(shù)所不及的。和傳統(tǒng)的STM電路相比，ATM技術(shù)對數(shù)據(jù)交換中猝發(fā)分組的適應能力和傳輸線路的利用率都是很高的。雖然，由于靈活性和價格的原因，ATM技術(shù)沒有獲得預期的成功，但其流量控制機制對當前變長分組骨干網(wǎng)的流量控制還是具有重要的參考價值，所以有必要對ATM的流量控制及其實
關(guān)鍵字： IP核 ATM 流量控制器 CPLD FPGA