fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

詳解單層FPC/雙面FPC/多層FPC區(qū)別，非專業(yè)人士也能看懂

　　電子產(chǎn)品都要使用PCB，PCB的市場(chǎng)走向幾乎是電子行業(yè)的風(fēng)向標(biāo)。隨著手機(jī)、筆記本電腦和PDA等高端、小型化電子產(chǎn)品的發(fā)展，對(duì)柔性PCB(FPC)的需求越來越大，PCB廠商正加快開發(fā)厚度更薄、更輕和密度更高的FPC，小編來跟大家簡(jiǎn)介FPC的種類?！　∫?、單層FPC　　　　具有一層化學(xué)蝕刻出的導(dǎo)電圖形，在柔性絕緣基材面上的導(dǎo)電圖形層為壓延銅箔。絕緣基材可以是聚酰亞胺，聚對(duì)苯二甲酸乙二醇酯，芳酰胺纖維酯和聚氯乙烯。單層FPC又可以分成以下四個(gè)小類：　　1.無覆蓋層單面
關(guān)鍵字： FPC PCB

一塊PCB板上如何安置RF電路和數(shù)字電路這兩尊大神？

　　單片射頻器件大大方便了一定范圍內(nèi)無線通信領(lǐng)域的應(yīng)用，采用合適的微控制器和天線并結(jié)合此收發(fā)器件即可構(gòu)成完整的無線通信鏈路。它們可以集成在一塊很小的電路板上，應(yīng)用于無線數(shù)字音頻、數(shù)字視頻數(shù)據(jù)傳輸系統(tǒng)，無線遙控和遙測(cè)系統(tǒng)，無線數(shù)據(jù)采集系統(tǒng)，無線網(wǎng)絡(luò)以及無線安全防范系統(tǒng)等眾多領(lǐng)域。　　1 數(shù)字電路與模擬電路的潛在矛盾　　如果模擬電路(射頻) 和數(shù)字電路(微控制器) 單獨(dú)工作可能各自工作良好，但是一旦將兩者放在同一塊電路板上，使用同一個(gè)電源供電一起工作，整個(gè)系統(tǒng)很可能就會(huì)不穩(wěn)定。這
關(guān)鍵字： PCB RF

英特爾借由投入FPGA推動(dòng)機(jī)器學(xué)習(xí)與AI

　　自從機(jī)器學(xué)習(xí)(machinelearning;ML)與人工智能(AI)在近期受到歡迎后，包括英特爾(Intel)等科技大廠也積極抓緊機(jī)會(huì)投入開發(fā)相關(guān)領(lǐng)域。該公司高層日前也表示，英特爾正利用現(xiàn)場(chǎng)可編程閘陣列(FPGA)技術(shù)，提供ML或AI的解決方案。據(jù)NewElectronics報(bào)導(dǎo)，為了搶搭ML與AI風(fēng)潮，英特爾透過收購(gòu)與內(nèi)部發(fā)展打造解決方案。英特爾的可編程系統(tǒng)事業(yè)群(ProgrammableSystemsGroup;PSG)前身為Altera，AI產(chǎn)品專家BillJenkins表示，PSG專注在機(jī)器
關(guān)鍵字：英特爾 FPGA

基于FPGA與AD5422的PLC模擬量擴(kuò)展單元的設(shè)計(jì)　

本文設(shè)計(jì)了一種以FPGA為核心，基于AD5422實(shí)現(xiàn)多路高精度輸出的PLC模擬量擴(kuò)展單元模塊。設(shè)計(jì)先對(duì)現(xiàn)有的方案進(jìn)行了分析和討論，之后對(duì)FPGA內(nèi)部相關(guān)處理機(jī)制和實(shí)現(xiàn)方案做了詳盡的論述，經(jīng)過仿真和測(cè)試驗(yàn)證了設(shè)計(jì)的可行性。相比于傳統(tǒng)的模擬量擴(kuò)展單元模塊，本系統(tǒng)具有處理速度快、方便、靈活，電路精簡(jiǎn)，抗干擾能力強(qiáng)等優(yōu)點(diǎn)。
關(guān)鍵字： FPGA AD5422 串行外設(shè)接口 201709

基于FPGA的猝發(fā)式直擴(kuò)載波同步技術(shù)研究與實(shí)現(xiàn)

　　在高動(dòng)態(tài)環(huán)境中，由于載波多普勒頻移和收發(fā)端時(shí)鐘漂移等因素的存在，直擴(kuò)接收機(jī)必須通過載波同步才能在接收端消除頻差并重構(gòu)載波相位，以實(shí)現(xiàn)相干解調(diào)。在傳統(tǒng)的載波同步技術(shù)中，鎖頻環(huán)具有較大的捕獲帶寬但頻率跟蹤精度相對(duì)較低;鎖相環(huán)雖然具有較高的跟蹤精度卻受到捕獲帶寬的限制。在同步時(shí)間要求不高的通信系統(tǒng)中，可以采用鎖頻環(huán)與鎖相環(huán)級(jí)聯(lián)的載波同步方法，使接收機(jī)既能承受環(huán)路帶寬與動(dòng)態(tài)性能之間的折中，又同時(shí)滿足跟蹤精度和一定動(dòng)態(tài)性能。但本文所涉及的短時(shí)猝發(fā)式擴(kuò)頻通信系統(tǒng)要求更大的捕獲帶寬(±30kHz)，且導(dǎo)頻符號(hào)僅為2
關(guān)鍵字： FPGA 載波同步

2017國(guó)際線路板及電子組裝華南展覽會(huì)

　　2017國(guó)際線路板及電子組裝華南展覽會(huì)(2017 HKPCA & IPC Show)將于2017年12月6至8日再次在中國(guó)深圳會(huì)展中心舉行。今年展會(huì)以“智慧大匯，實(shí)地創(chuàng)成”為主題，體現(xiàn)展會(huì)的愿景——匯聚全球智慧，幫助業(yè)內(nèi)企業(yè)將全球的高端技術(shù)應(yīng)用于當(dāng)?shù)貙?shí)際生產(chǎn)，從而有效提升業(yè)務(wù)發(fā)展?！　≌股谭错憻崃?，展會(huì)規(guī)模創(chuàng)歷史新高　　2017年展商對(duì)展位的需求非常熱烈。截至7月份，今年展會(huì)97%的展位已銷售一空，而且還有眾多展商報(bào)名參展，反響十分熱烈。截至目前，本屆展
關(guān)鍵字：線路板 PCB

非隔離式開關(guān)電源的PCB布局全攻略

　　1.引言　　一個(gè)良好的布局設(shè)計(jì)可優(yōu)化效率，減緩熱應(yīng)力并盡量小走線與元件之間噪聲作用。這切都源于設(shè)計(jì)人員對(duì)電中流傳導(dǎo)路徑以及信號(hào)的理解?！　‘?dāng)一塊原型電源板首次加時(shí)，最好的情況是它不僅能工作而且還安靜、發(fā)熱低。然這種并不多見?！　￠_關(guān)電源的一個(gè)常見問題是 “不穩(wěn)定 ”的開關(guān)波形。有些時(shí)候，抖動(dòng)處于聲段磁性元件會(huì)產(chǎn)生出音頻噪聲。如果問題在印刷電路板的布局上，要找原因可能會(huì)很困難此開關(guān)電源設(shè)計(jì)初期的正確 P
關(guān)鍵字：開關(guān)電源 PCB

聊一聊PCB規(guī)劃、布局和布線方面的設(shè)計(jì)技巧

　　在開始布線之前應(yīng)該對(duì)設(shè)計(jì)進(jìn)行認(rèn)真的分析以及對(duì)工具軟件進(jìn)行認(rèn)真的設(shè)置，這會(huì)使設(shè)計(jì)更加符合要求?！　? 確定PCB的層數(shù)　　電路板尺寸和布線層數(shù)需要在設(shè)計(jì)初期確定。布線層的數(shù)量以及層疊(STack-up)方式會(huì)直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度，實(shí)現(xiàn)期望的設(shè)計(jì)效果。目前多層板之間的成本差別很小，在開始設(shè)計(jì)時(shí)最好采用較多的電路層并使敷銅均勻分布?！　? 設(shè)計(jì)規(guī)則和限制　　要順利完成布線任務(wù)，布線工具需要在正確的規(guī)則和限制條件下工作。要對(duì)所有特殊要求的信號(hào)
關(guān)鍵字： PCB

FPGA設(shè)計(jì)經(jīng)驗(yàn)之邊沿檢測(cè)

　　在同步電路設(shè)計(jì)中，邊沿檢測(cè)是必不可少的!　　例如：在一個(gè)時(shí)鐘頻率16MHz的同步串行總線接收電路里，串行總線波特率為1Mbps。在串行總線的發(fā)送端是在同步時(shí)鐘(1MHz)的上升沿輸出數(shù)據(jù)，在接收端在同步時(shí)鐘的下降沿對(duì)輸入數(shù)據(jù)進(jìn)行接收采樣。在這個(gè)接收電路里檢測(cè)同步時(shí)鐘的下降沿是必不可少的。假設(shè)主時(shí)鐘-clk，同步時(shí)鐘-rck，同步數(shù)據(jù)-data?！　∮行┤嗽谶呇貦z測(cè)的時(shí)候就喜歡這樣做：　　　　但是大家忽略了一種情況，就是clk與rck之間比沒有必然的同步關(guān)系，當(dāng)r
關(guān)鍵字： FPGA 邊沿檢測(cè)

硬件工程師談高速PCB信號(hào)走線規(guī)則TOP9

　　規(guī)則一：高速信號(hào)走線屏蔽規(guī)則　　在高速的PCB設(shè)計(jì)中，時(shí)鐘等關(guān)鍵的高速信號(hào)線，走線需要進(jìn)行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會(huì)造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地?！　D1 高速信號(hào)線　　規(guī)則二：高速信號(hào)的走線閉環(huán)規(guī)則　　由于PCB板的密度越來越高，很多PCB LAYOUT工程師在走線的過程中，很容易出現(xiàn)一種失誤，即時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò)，在多層的PCB走線的時(shí)候產(chǎn)生了閉環(huán)的結(jié)果，這樣的閉環(huán)結(jié)果將產(chǎn)生環(huán)形天線，增加EMI的輻射強(qiáng)度。　　圖2 閉環(huán)
關(guān)鍵字： PCB 硬件工程師

【E問E答】PCB布局時(shí)如何擺放及安裝去耦電容？

　　尖峰電流的形成：　　數(shù)字電路輸出高電平時(shí)從電源拉出的電流Ioh和低電平輸出時(shí)灌入的電流Iol的大小一般是不同的，即：Iol>Ioh。以下圖的TTL與非門為例說明尖峰電流的形成：　　　　圖1 TTL與非門　　輸出電壓如右圖(a)所示，理論上電源電流的波形如右圖(b)，而實(shí)際的電源電流保險(xiǎn)如右圖(c)。由圖(c)可以看出在輸出由低電平轉(zhuǎn)換到高電平時(shí)電源電流有一個(gè)短暫而幅度很大的尖峰。尖峰電源電流的波形隨所用器件的類型和輸出端所接的電容負(fù)載而異。　　產(chǎn)生尖峰電流的
關(guān)鍵字： PCB 去耦電容

EDA技術(shù)在電路設(shè)計(jì)中的地位和作用

　　20世紀(jì)后半期，隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字系統(tǒng)也得到了飛速發(fā)展，其實(shí)現(xiàn)方法經(jīng)歷了由分立元件、SSI、MSI到LSI、VLSI以及UVLSI的過程。同時(shí)為了提高系統(tǒng)的可靠性與通用性，微處理器和專用集成電路(ASIC)逐漸取代了通用集成硬件LSI電路，而在這兩者之間，ASIC以其體積小、重量輕、功耗低、速度快、成本低、保密性好而脫穎而出。總的來說，ASIC的制作可粗略地分為掩膜式方法和現(xiàn)場(chǎng)可編程方法兩大類。目前，業(yè)界大量可編程器件(PLD)，尤其是現(xiàn)場(chǎng)可編程邏輯器件(CPLD/FPGA)被大量地
關(guān)鍵字： EDA PCB

Achronix開設(shè)上海代表處以支持大中華地區(qū)對(duì)其FPGA產(chǎn)品的強(qiáng)勁需求

　　Achronix今日宣布其已在上海開設(shè)新的辦公室，以組建由工程與技術(shù)支持專業(yè)人員組成的本地團(tuán)隊(duì)。新辦公室的這支團(tuán)隊(duì)將與Achronix在全球其他地點(diǎn)的團(tuán)隊(duì)密切合作，為大中華地區(qū)的客戶提供支持。該辦公室位于上海張江高科技園區(qū)長(zhǎng)泰廣場(chǎng)，所在區(qū)域?yàn)槲覈?guó)集成電路產(chǎn)業(yè)中心之一?！　chronix在2017年的營(yíng)業(yè)收入將比上年增長(zhǎng)700%，使其成為2017年成長(zhǎng)最快的半導(dǎo)體公司之一;其快速增長(zhǎng)的營(yíng)業(yè)收入得益于客戶對(duì)最高性能、低功耗、可編程的基于FPGA的硬件加速解決方案的強(qiáng)勁需求。這些需求來自于諸如軟件定義網(wǎng)絡(luò)
關(guān)鍵字： Achronix FPGA

具有劃時(shí)代意義的芯片匯總，賽靈思FPGA和東芝NAND閃存在列

　　對(duì)大多數(shù)人來說，微芯片是一些長(zhǎng)著小小的金屬針，標(biāo)著看似隨機(jī)的字母或數(shù)字的字符串的黑盒子。但是對(duì)那些懂的人來說，有些芯片就像名人一樣站在紅毯上。有許多這樣的集成電路直接或間接地為改變世界的產(chǎn)品賦能，從而得到榮耀，也有一些芯片對(duì)整個(gè)計(jì)算環(huán)境造成了長(zhǎng)期的影響。也有一些，它們的雄心壯志失敗后成為警世的故事?！　榱思o(jì)念這些偉大的芯片，并講述它們背后的人和故事，IEEE Spectrum 制作了這個(gè)“芯片名人堂”(Chip Hall of Fame)。登堂的是7
關(guān)鍵字： FPGA NAND

基于Verilog語(yǔ)言的等精度頻率計(jì)設(shè)計(jì)

　　引言　　傳統(tǒng)測(cè)量頻率的方法主要有直接測(cè)量法、分頻測(cè)量法、測(cè)周法等，這些方法往往只適用于測(cè)量一段頻率，當(dāng)被測(cè)信號(hào)的頻率發(fā)生變化時(shí)，測(cè)量的精度就會(huì)下降。本文提出一種基于等精度原理的測(cè)量頻率的方法，在整個(gè)頻率測(cè)量過程中都能達(dá)到相同的測(cè)量精度，而與被測(cè)信號(hào)的頻率變化無關(guān)。本文利用FPGA(現(xiàn)場(chǎng)可編程門陣列)的高速數(shù)據(jù)處理能力，實(shí)現(xiàn)對(duì)被測(cè)信號(hào)的測(cè)量計(jì)數(shù);利用單片機(jī)的運(yùn)算和控制能力，實(shí)現(xiàn)對(duì)頻率、周期、脈沖寬度的計(jì)算及顯示?！　〉染葴y(cè)量原理等精度測(cè)量的一個(gè)最大特點(diǎn)是測(cè)量的實(shí)際門控時(shí)間不是一個(gè)固定值，而
關(guān)鍵字： Verilog FPGA