首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> mcu-fpga

FPGA系統(tǒng)設計的仿真驗證之： FPGA設計仿真驗證的原理和方法

  • 嚴格來講，F(xiàn)PGA設計驗證包括功能與時序仿真和電路驗證。仿真是指使用設計軟件包對已實現(xiàn)的設計進行完整測試，模擬實際物理環(huán)境下的工作情況。
  • 關鍵字： 仿真驗證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus  

FPGA系統(tǒng)設計的仿真驗證之： 功能仿真和時序仿真的區(qū)別和實現(xiàn)方法

  • 這里我們使用一個波形發(fā)生器作為例子，來說明如何使用Modelsim對Quartus II生成的IP Core和相應的HDL文件進行功能仿真和時序仿真。這個例子里面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣，都是基本的FPGA片上存儲單元，在以后的設計里面會經(jīng)常使用到。
  • 關鍵字： 仿真驗證  功能仿真  FPGA  時序仿真  

FPGA系統(tǒng)設計的仿真驗證之： 仿真測試文件（Testbench）的設計方法

  • 隨著設計量和復雜度的不斷增加，數(shù)字設計驗證變得越來越難，所消耗的成本也越來越高。面對這種挑戰(zhàn)，驗證工程師必須依靠相應的驗證工具和方法才行。對于大型的設計，比如上百萬門的設計驗證，工程師必須使用一整套規(guī)范的驗證工具；而對于較小的設計，使用具有HDL testbench的仿真器是一個不錯的選擇。
  • 關鍵字： 仿真驗證  仿真測試文件  FPGA  Testbench  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 創(chuàng)建工程設計文件

  • Quartus II軟件將工程信息存儲在Quartus II工程配置文件中，如表5.1所示。它包含有關Quartus II工程的所有信息，包括設計文件、波形文件、SignalTap? II文件、內(nèi)存初始化文件以及構(gòu)成工程的編譯器、仿真器和軟件構(gòu)建設置。
  • 關鍵字： QuartusII  編譯器  FPGA  仿真器  

FPGA設計開發(fā)軟件Quartus II的使用技巧之：Quartus II軟件基礎介紹

  • Quartus II設計軟件是Altera提供的完整的多平臺設計環(huán)境，能夠直接滿足特定設計需要，為可編程芯片系統(tǒng)（SOPC）提供全面的設計環(huán)境。Quartus II軟件含有FPGA和CPLD設計所有階段的解決方案。
  • 關鍵字： QuartusII  Max+PlusII  FPGA  

硬件描述語言Verilog HDL設計進階之：使用函數(shù)實現(xiàn)簡單的處理器

  • 本實例使用Verilog HDL設計一個簡單8位處理器，可以實現(xiàn)兩個8位操作數(shù)的4種操作。在設計過程中，使用了函數(shù)調(diào)用的設計方法。
  • 關鍵字： VerilogHDL  函數(shù)  處理器  FPGA  

硬件描述語言Verilog HDL設計進階之：自動轉(zhuǎn)換量程頻率計控制器

  • 本實例使用Verilog HDL設計一個可自動轉(zhuǎn)換量程的頻率計控制器。在設計過程中，使用了狀態(tài)機的設計方法，讀者可根據(jù)綜合實例6的流程將本實例的語言設計模塊添加到自己的工程中。
  • 關鍵字： VerilogHDL  頻率計控制器  FPGA  

硬件描述語言Verilog HDL設計進階之： 典型實例-狀態(tài)機應用

  • 狀態(tài)機設計是HDL設計里面的精華，幾乎所有的設計里面都或多或少地使用了狀態(tài)機的思想。狀態(tài)機，顧名思義，就是一系列狀態(tài)組成的一個循環(huán)機制，這樣的結(jié)構(gòu)使得編程人員能夠更好地使用HDL語言，同時具有特定風格的狀態(tài)機也能提高程序的可讀性和調(diào)試性。
  • 關鍵字： VerilogHDL  狀態(tài)機  FPGA  

硬件描述語言Verilog HDL設計進階之： 邏輯綜合的原則以及可綜合的代碼設計風格

  • 用always塊設計純組合邏輯電路時，在生成組合邏輯的always塊中，參與賦值的所有信號都必須有明確的值，即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
  • 關鍵字： VerilogHDL  邏輯綜合  FPGA  

Verilog HDL基礎之：實例5 交通燈控制器

  • 本實例通過Verilog HDL語言設計一個簡易的交通等控制器，實現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。
  • 關鍵字： VerilogHDL  華清遠見  FPGA  交通燈控制器  

FPGA最小系統(tǒng)之：實例1 在Altera的FPGA開發(fā)板上運行第一個FPGA程序

  • 本節(jié)旨在通過給定的工程實例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設計、編譯及仿真流程。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現(xiàn)，熟悉Altera FPGA開發(fā)板的使用及配置方式。
  • 關鍵字： Cyclone  Altera  FPGA  QuartusII  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的調(diào)試方法

  • 隨著FPGA芯片的密度和性能不斷提高，調(diào)試的復雜程度也越來越高。BGA封裝的大量使用更增加了板子調(diào)試的難度。所以在調(diào)試FPGA電路時要遵循一定的原則和技巧，才能減少調(diào)試時間，避免誤操作損壞電路。
  • 關鍵字： BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的設計技巧

  • FPGA的硬件設計不同于DSP和ARM系統(tǒng)，比較靈活和自由。只要設計好專用管腳的電路，通用I/O的連接可以自己定義。因此，F(xiàn)PGA的電路設計中會有一些特殊的技巧可以參考。
  • 關鍵字： EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

  • FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時鐘及特殊應用管腳等。其中有些管腳可有多種用途，所以在設計FPGA電路之前，需要認真的閱讀相應FPGA的芯片手冊。
  • 關鍵字： Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)  

基于FPGA的數(shù)字化變電站計量儀表研究與設計

  • 提出一種基于IEC61850和SoPC的數(shù)字化變電站計量儀表設計方案。在DE2—70開發(fā)板的基礎上，首先依據(jù)IEC61850標準對數(shù)字化變電站計量儀表進行了總體設計；其次對基于FPGA的電量參數(shù)算法進行了研究；最后完成了光纖通信電路、快速以太網(wǎng)接口電路、雙軟核SoPC系統(tǒng)等硬件電路的設計?；贔PGA的數(shù)字化變電站計量儀表設計方案具有設計
  • 關鍵字： 數(shù)字化變電站  SOPC  FPGA  
共9870條 115/658 |‹ « 113 114 115 116 117 118 119 120 121 122 » ›|

mcu-fpga介紹

您好，目前還沒有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473